電子發燒友網>電子資料下載>可編程邏輯>FPGA/ASIC>如何使用FPGA實現發電機組頻率測量計的設計

如何使用FPGA實現發電機組頻率測量計的設計

2474220 2018-11-16 | rar | 0.27 MB | 次下載 | 免費

資料介紹

　　利用Verilog HDL 硬件描述語言自頂向下的設計方法和QuartusⅡ 軟件，在復雜的可編程邏輯器件（FPGA， Field Programmable Gate Array）中實現了發電機組頻率測量計的設計。該設計采用了光電隔離技術，提高了系統可靠性和穩定性。通過仿真，表明這種方法與傳統方法設計的數字電子系統相比，便于頻率測量范圍的擴展，同時其可移植性強、可更改性好。

　　在現代社會中，電資源成為人們生活當中不可缺少的一部分，而發電機和電動機在電力系統中扮演著非常重要的角色。在很多場合，需要對電機組和電網的頻率進行測量。目前，頻率測量的電路系統很多，這里介紹一種數字電路測頻：基于FPGA的發電機組的頻率測量計。

　　隨著電子技術的不斷發展和進步，以EDA為代表的數字電路設計發生很大變化。在設計方法上，已經從“電路設計—硬件搭試—焊接”的傳統設計方式到“功能設計—軟件模擬—下載調試”的電子自動化設計模式。在這種狀況下，以硬件描述語言（Hardware DescriptionLanguage）和邏輯綜合為基礎的自頂向下的電子設計方法得到迅速發展。Verilog HDL語言是目前應用最廣泛的硬件描述語言，它是在C語言的基礎上發展起來的，語法較為自由靈活、擁有廣泛的學習群體、資源比較豐富，且容易學簡單易懂。本文發電機組頻率測量計的設計是在Verilog hdl語言的基礎上展開的，源程序經過Altera 公司的QuartusⅡ5.0軟件完成了綜合、仿真（功能仿真和時序仿真），FPGA（Field Programmable Gate Array，現場可編程門陣列）選用的是Cyclone系列的EP1C3T144C6器件。