同步時序電路設計中最關鍵的是時鐘設計， 隨著電路規模與速度的提高， 對時鐘的周期、占空比、延時和抖動等方面的要求也越來越高。為了順應這需求， Spartan-6 系統器件在原有的ＤＣＭ模塊基礎引入了模擬ＰＬＬ模塊構成了功能強大、控制靈活的時鐘管理模塊（ＣＭＴ）。每個ＣＭＴ模塊包含兩個ＤCＭ模塊和一個ＰＬＬ模塊。Spartan-6 系統器件有多至六個CMT 模塊。

　　一、器件組成與特性

　　1．ＤＣＭ模塊主要有以下功能模塊組成：

　　a.DLL 模塊， 主要由延時線和控制邏輯組成。

　　b.數字頻率合成器， 為系統產生豐富的頻率合成信號輸出到CLKFX 和CLKFX180 ?？梢蕴峁?~32 的倍乘與1~32 的分頻系數。

　　c.數字移相器， 可提供粗調的0，90 ，180 ，270 度移相和具有動態調節能力的相位細調。

　　d.數字頻譜合成器， 產生擴頻時鐘減少電磁干擾（ EMI ）。

　　Spartan-6 DCM 模塊提供給用戶的設計原語有DCM_SP 和DCM_CLKGEN ，DCM_SP 在

　　Spartan-3E FPGA 器件中也有，而DCM_CLKGEN 是Spartan-6 新增的，可以用產生動態的頻率合成信號和擴頻時鐘。

　　2． PLL 模塊，有一400MHz~1000 MHz 壓控振蕩器（VCO ），可提供8 種移相（0 °， 45 °， 90 °，135°， 180 °， 225 °， 270 °， 315 °）和6 個可獨立編程倍乘與分頻系數的輸出信號。提供給用戶的設計原語有PLL_BASE 和PLL_ADV ，PLL_BASE 是單獨使用PLL 模塊最常調用的原語，允許使用PLL 的最常用特性， PLL_ADV 包括PLL_BASE 所有的特性之外，還提供時鐘切換及與DCM 的連接?？捎糜谝韵鹿ぷ髂Ｊ剑?/p>

　　a. 時鐘網絡去歪斜

　　b. 頻率合成

　　c. 抖動濾波

　　d. 零延時的緩沖

　　f. PLL 與PLL 、DCM 的級聯