信號(hào)完整性描述

　　根據(jù)定義， “完整性”是指“完整和無損害的”。 同樣，一個(gè)具有良好的完整性的數(shù)字信號(hào)有干凈、快速的上升沿；穩(wěn)定和有效的邏輯電平；準(zhǔn)確的時(shí)間位置和沒有任何的瞬態(tài)跳變。

　　對(duì)于系統(tǒng)開發(fā)者而言，不斷發(fā)展的技術(shù)，使得系統(tǒng)開發(fā)、生產(chǎn)和維護(hù)完整、無損害信號(hào)的數(shù)字系統(tǒng)越來越困難。

　　本文的目的是提供引一些有關(guān)在數(shù)字系統(tǒng)信號(hào)完整性相關(guān)的見解，并說明其原因，特點(diǎn)，影響和解決方案。

　　數(shù)字技術(shù)和信息時(shí)代

　　二十多年前出現(xiàn)的個(gè)人電腦和蜂窩電話技術(shù)，已經(jīng)從技術(shù)創(chuàng)新逐漸演變?yōu)樯畋匦杵?。?duì)于他們，總的發(fā)展趨勢(shì)保持不變：要求更多的功能和服務(wù)，需要更多的帶寬。第一代個(gè)人電腦，用戶會(huì)為建立一個(gè)簡(jiǎn)單的電子表格而感到振奮。但到了現(xiàn)在，他們的需求詳細(xì)的圖形、高品質(zhì)的音頻，以及快速的流視頻。此外，手機(jī)也不再僅僅只是滿足人們的交談需求。

　　我們周圍的世界現(xiàn)在越來越多的依賴于信息快速、可靠的傳遞。術(shù)語“信息時(shí)代”是用來形容這個(gè)新的相互交織、相互依存，以數(shù)據(jù)為基礎(chǔ)的時(shí)代。

　　半導(dǎo)體技術(shù)上持續(xù)的突破，已經(jīng)在PC 總線架構(gòu)，網(wǎng)絡(luò)基礎(chǔ)設(shè)施，數(shù)字無線通信得到廣泛的應(yīng)用。在個(gè)人電腦，特別是在服務(wù)器處理器的速度已經(jīng)升級(jí)到GHz 的范圍內(nèi)，同時(shí)內(nèi)存的吞吐量和內(nèi)部總線速度也隨之上升。

　　高速的數(shù)據(jù)傳輸技術(shù)支持更為強(qiáng)大的計(jì)算機(jī)應(yīng)用，如3D 游戲和電腦輔助設(shè)計(jì)程序。先進(jìn)的三維圖像需要大量的數(shù)據(jù)在CPU、內(nèi)存、顯卡中進(jìn)行傳輸。

　　計(jì)算機(jī)技術(shù)只是帶寬信息時(shí)代的一個(gè)方面的。數(shù)字通信設(shè)備設(shè)計(jì)工程師（尤其是那些大力發(fā)展固網(wǎng)和移動(dòng)網(wǎng)的基礎(chǔ)設(shè)施）正逐步采用40 G 的光、電數(shù)據(jù)傳輸技術(shù)。與此同時(shí)，在數(shù)字高清視頻技術(shù)領(lǐng)域，正在設(shè)計(jì)下一代傳輸高清晰、互動(dòng)視頻的設(shè)備。

　　眾多技術(shù)正在推動(dòng)數(shù)據(jù)傳輸率進(jìn)步。新興的串行總線正在打破并行總線構(gòu)架的瓶頸。在一些情況下，故意增加系統(tǒng)時(shí)鐘抖動(dòng)以減少意外輻射。更小、更密集的電路板，采用球柵陣列封裝和埋孔設(shè)計(jì)，這些都已成為IC芯片供應(yīng)商尋求最大限度地提高密度并盡量減少路徑長(zhǎng)度新的方式。

　　逐漸增長(zhǎng)的帶寬為數(shù)字系統(tǒng)設(shè)計(jì)帶來的挑戰(zhàn)今天的數(shù)字帶寬的“競(jìng)賽”需要有創(chuàng)新思維?，F(xiàn)在的總線周期比20年前要快一千多倍。曾經(jīng)在毫秒時(shí)間內(nèi)發(fā)生的數(shù)據(jù)交互，現(xiàn)在要以納秒來衡量。為了實(shí)現(xiàn)這一改進(jìn)，信號(hào)邊沿的速度比以往任何時(shí)候要快100 倍以上。

　　然而，電路板的技術(shù)由于某些物理現(xiàn)實(shí)的限制，未能跟上信號(hào)帶寬的發(fā)展。芯片見得傳輸時(shí)間大致沒有發(fā)生變化。雖然幾何尺寸縮小，電路板仍需要足夠的空間容納IC 器件，連接器，無源元件，當(dāng)然，還有總線本身。空間意味著距離，距離意味著延遲-這就是高速信號(hào)的最重要的挑戰(zhàn)之一。

　　重要的是要記住，邊沿的速度或上升時(shí)間，數(shù)字信號(hào)可以攜帶比自身重復(fù)頻率更高頻的能量。實(shí)際上，這些較

　　高的高頻能量成分，用來構(gòu)造理想的快速轉(zhuǎn)換的數(shù)字信號(hào)。今天的高速串行總線，在時(shí)鐘速率的第5 次諧波上往往有大量的能量集中。

　　因此，6 英寸長(zhǎng)的電路板走線，在傳輸上升時(shí)間小于4或6納秒的信號(hào)時(shí)，會(huì)變成一段傳輸線。電路板的走線不再是簡(jiǎn)單的導(dǎo)體。在較低的頻率，走線主要呈現(xiàn)出電阻特性。隨著頻率增加，走線開始更像一個(gè)電容。在最高頻率，走線的電感發(fā)揮更大的作用。

　　信號(hào)完整性問題會(huì)在高頻時(shí)凸顯出來。傳輸線阻抗的影響是至關(guān)重要的。沿著走線的阻抗不連續(xù)會(huì)增加信號(hào)的反射，減慢信號(hào)的邊緣，增加串?dāng)_。當(dāng)電路板的地平面和電源層呈現(xiàn)感性時(shí)，原有的電源去耦功效將大打折扣。

　　越來越快的邊沿所產(chǎn)生的信號(hào)的波長(zhǎng)越來越短，當(dāng)波長(zhǎng)和走線長(zhǎng)度可比時(shí)，會(huì)造成意想不到的輻射電磁干擾（EMI）。這些輻射能量的可能會(huì)導(dǎo)致串?dāng)_和數(shù)字設(shè)備EMC （電磁兼容）測(cè)試的失敗。

　　更快的速度一般也意味著更大的電流消耗，因此極為容易引起地彈效應(yīng)，尤其是在多個(gè)信號(hào)同時(shí)跳變時(shí)。此外，較高的電流會(huì)產(chǎn)生更多的電磁輻射能量，必然引起串?dāng)_的發(fā)生。

　　隨著數(shù)據(jù)傳輸率提高到千兆范圍以后，數(shù)字設(shè)計(jì)師面對(duì)所有的挫折都來自于高頻設(shè)計(jì)。一個(gè)理想的數(shù)字脈沖的時(shí)間和振幅應(yīng)該是一致的，沒有偏差和抖動(dòng)，并快速干凈的跳變。隨著系統(tǒng)速度增加，越來越難以維持理想的信號(hào)特征，因此我們需要認(rèn)真考慮的信號(hào)完整性問題。

　　信號(hào)完整性概念回顧

　　頻率在千兆赫范圍內(nèi)，大量方面會(huì)影響信號(hào)的完整性：信號(hào)路徑的設(shè)計(jì)，阻抗和負(fù)載，走線阻抗的影響，甚至電源的分配。

　　設(shè)計(jì)工程師的任務(wù)是從一開始最大限度地減少這些問題，一旦出現(xiàn)及時(shí)糾正他們。

　　為了做到這一點(diǎn)，必須進(jìn)行信號(hào)損傷來源的調(diào)查：數(shù)字問題和模擬問題。

　　數(shù)字信號(hào)時(shí)序產(chǎn)生的問題

　　從事新技術(shù)應(yīng)用的工程師在設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，可能會(huì)遇到在數(shù)字形式上表現(xiàn)出的信號(hào)完整性問題。二進(jìn)制信號(hào)在總線上或設(shè)備的輸出產(chǎn)生不正確的值。這些錯(cuò)誤可能會(huì)出現(xiàn)在信號(hào)的波形上（例如用邏輯分析儀進(jìn)行定時(shí)測(cè)量），他們也可能會(huì)出現(xiàn)在狀態(tài)或協(xié)議層。只需要一個(gè)錯(cuò)誤的比特位就可以整個(gè)系統(tǒng)崩潰。

　　數(shù)字信號(hào)畸變?cè)从谠S多根源。時(shí)間有關(guān)的問題特別是共同的：

　　總線沖突

　　當(dāng)兩個(gè)驅(qū)動(dòng)器設(shè)備嘗試同一時(shí)間使用相同的總線時(shí)會(huì)發(fā)生總線沖突。通常，一個(gè)驅(qū)動(dòng)器應(yīng)該保持高阻狀態(tài)，不妨礙其他驅(qū)動(dòng)器同時(shí)發(fā)送數(shù)據(jù)。如果高阻不及時(shí)改變，兩驅(qū)動(dòng)器則相互沖突。無論是那個(gè)驅(qū)動(dòng)器，都會(huì)迫使總線的振幅達(dá)不到閾值電壓。這將導(dǎo)致一個(gè)的邏輯水平應(yīng)該是“ 1 ” 卻變成“ 0 ”。對(duì)于高速總線，源端和接收端的總線沖突會(huì)由于飛行時(shí)間會(huì)變得更加復(fù)雜。