該文提出了一種新型雙聲道音頻Σ - Δ數(shù)模轉(zhuǎn)換器（DAC）小面積插值濾波器設(shè)計方法。該方法采用左右兩個聲道復(fù)用一個插值濾波器的新型結(jié)構(gòu)，并利用存儲器實現(xiàn)第1 級半帶濾波器，從而降低芯片的實現(xiàn)面積。提出重新排序方法，保證復(fù)用后兩個聲道的同步。設(shè)計在TSMC 0.18 μm 1.8 V/3.3 V 1P5M CMOS 工藝上實現(xiàn)，測試信噪比為106 dB，數(shù)字部分芯片的面積僅為0.198 mm2，功耗為0.65 mW。這種設(shè)計方法降低了Σ - Δ DAC系統(tǒng)中數(shù)字部分的面積和功耗，給模擬部分留有較大的設(shè)計裕量，這對模數(shù)混合系統(tǒng)的設(shè)計具有重要的意義。

　　Σ-Δ數(shù)模轉(zhuǎn)換器（DAC）采用過采樣以及Σ-Δ調(diào)制技術(shù)來實現(xiàn)數(shù)模轉(zhuǎn)換，具有轉(zhuǎn)換精度高轉(zhuǎn)換速率相對低的特點，適用于音頻信號處理系統(tǒng)。過采樣Σ-Δ調(diào)制目前己成為實現(xiàn)高精度音頻數(shù)模轉(zhuǎn)換的主要實現(xiàn)方式。這種技術(shù)是通過數(shù)字處理技術(shù)來降低對模擬電路的要求，因此數(shù)字電路尤其是實現(xiàn)過采樣的插值濾波器消耗的面積和功耗都比較大。為了減小插值濾波器的面積，采用CSD編碼，把定系數(shù)乘法運算轉(zhuǎn)化為移位相加（減）；經(jīng)CSD編碼后，可使加（減）法的次數(shù)大幅度降低，從而減小芯片面積；但實現(xiàn)高階的FIR濾波器時仍需要大量的加法器和減法器，硬件消耗較大。采用FPGA實現(xiàn)來減小硬件消耗。利用改進的MDT結(jié)構(gòu)，有效的減小插值濾波器的面積。提出了系數(shù)混合基分解的多相半帶濾波器的無乘法器實現(xiàn)方法，插值濾波器面積占用0.6 mm2。本文提出了一種提出了一種雙聲道復(fù)用的設(shè)計方法，設(shè)計的插值濾波器保證106 dB信噪比的同時，數(shù)字部分僅占用芯片面積 0.198 mm2，大大降低了生產(chǎn)成本，這對目前市場競爭激烈的消費類芯片意義重大。