近年來隨著便攜式電子產品的迅速普及，電源管理芯片需求急劇增加。電源管理的主要目的是提高功率器件的效率，從而延長電池壽命和設備的使用時間。作為電源管理芯片中最為常見的產品，低壓差線性穩壓器，即LDO （low dropout regulator），由于具有電路簡單，低噪聲及低功耗的優點，因此獲得了廣泛的應用。然而，傳統的LDO需要外接片外大電容，這樣一方面增加了PCB （Printed Circuit Board）的面積；另一方面也增加了芯片的應用成本，而且也難于在SOC （System on Chip）芯片中使用。因此，無片外電容LDO成為業界關注的熱點。 無片外電容LDO的設計存在兩個難點。首先，傳統LDO環路主極點位于輸出節點，利用外接大電容的等效電阻產生一個左半平面零點進行頻率補償，而無片外電容LDO的環路穩定性就必須重新考慮。其次，當LDO的負載電流發生瞬態跳變時，傳統LDO主要利用片外電容進行充放電，以減小輸出電壓的過沖和尖峰。但對于無片外電容LDO，就必須通過提高環路的響應速度來提高瞬態響應速度，但單純提高帶寬會導致電路功耗的增加。因此，業界通常會設計一個擺率增強模塊，在負載電流突變時大幅度增加誤差放大器的擺率，以提高LDO的瞬態響應速度；而在正常供電時，擺率增強模塊不工作，以節省功耗。本文首先在這兩個方面做了深入調研，對前人提出的結構和電路進行討論分析，在此基礎上提出了新的電路結構。 本論文所設計的低功耗無片外電容LDO用于為一款低功耗SIGMA-DELTA ADC中的數字電路供電。電路基于MXIC0.35μm標準CMOS工藝實現，設計輸出電壓3.3V，最大負載電流5mA，電源電壓在2.7V~5.5V之間變化。整體電路分為帶隙基準源和LDO主體電路兩部分，帶隙基準源為LDO提供一個與溫度及電源無關的參考電壓。其中帶隙基準源為低功耗結構，電流消耗僅為12μA。LDO主體電路中設計了一個擺率增強模塊，可以大大增加負載電流瞬態突變時誤差放大器的擺率，有效提高了LDO的瞬態響應速度，從而降低了輸出電壓的尖峰和過沖。與相關文獻中的LDO相比，本文設計的LDO其擺率增強模塊具有結構簡單，性能良好的特點。另外，通過將誤差放大器偏置在亞閾值區，有效降低了整體電路的功耗。通過利用CADENCE仿真驗證，本文設計的LDO壓差電壓低于100mV，LDO電路的電流消耗為31μA，負載電流瞬態突變時輸出電壓尖峰小于100mV，滿足應用要求。+