1、初衷
本開源項目的初衷是本人想入門RISC-V，熟悉RISC-V的指令內容和匯編語法。

本人對RISC-V很感興趣，很看好RISC-V的發展前景，覺得RISC-V就是CPU中的Linux。由于RISC-V是這兩年才開始迅速發展的，因此關于RISC-V的學習參考資料目前還很少，特別是適合入門的資料，因此學習起來進度很緩慢，于是萌生了自己從零開始寫RISC-V處理器核的想法。

本人是一名FPGA小白，為了快速入門、深入掌握RISC-V，我開始了學習FPGA和verilog的"艱難"歷程。我工作的內容是和嵌入式軟件相關的，平時根本不會接觸到FPGA，也不會用到RISC-V，因此只能用業余時間來學習RISC-V。

網上有不少關于RISC-V的開源項目，但是大多都寫得很"高深"，對于我這種小白來說學習起來是非常吃力的，不太適合入門。本項目目前的代碼量非常少，是很簡單易懂的，對于想入門RISC-V的同學來說是一個很好的參考，希望能夠吸引更多的同學參與到RISC-V的學習中來，促進RISC-V的發展，如果能起到拋磚引玉的作用的話那就更好了，也許說是磚的話就有點夸大了，但哪怕是起到一顆沙子的作用，也就足矣。

2、介紹
本項目實現的是一個單核32位的小型RISC-V處理器核(tinyriscv)，采用verilog語言編寫。設計目標是對標ARM Cortex-M3系列處理器。tinyriscv有以下特點：

1. 支持RV32IM指令集，通過RISC-V指令兼容性測試；
2. 采用三級流水線，即取指，譯碼，執行；
3. 可以運行C語言程序；
4. 支持JTAG，可以通過openocd讀寫內存(在線更新程序)；
5. 支持中斷；
6. 支持總線；
7. 支持FreeRTOS；
8. 支持通過串口更新程序；
9. 容易移植到任何FPGA平臺(如果資源足夠的話)；
10. 項目中的各目錄說明：

rtl：該目錄包含tinyriscv的所有verilog源碼；

sim：該目錄包含仿真批處理bat文件和腳本；

tests：該目錄包含測試程序源碼，其中example目錄為C語言程序例程源碼，isa目錄為RV32指令測試源碼；

tools：該目錄包含編譯匯編和C語言程序所需GNU工具鏈和將二進制文件轉成仿真所需的mem格式文件的腳本，還有通過串口下載程序的腳本。

pic：存放圖片；

tb：該目錄包含仿真的testbench文件；

fpga：存放FPGA相關文件，比如約束文件；

tinyriscv的整體框架如下：


tinyriscv目前外掛了6個外設，每個外設的空間大小為256MB，地址空間分配如下圖所示：



3、CoreMark測試
目前tinyriscv在Xilinx Artix-7 35T FPGA平臺(時鐘50MHz)上運行CoreMark跑分程序的結果如下圖所示：


可知，tinyriscv的跑分成績為2.4。

選了幾款其他MCU的跑分結果如下圖所示：


更多MCU的跑分結果，可以到coremark官網查詢。

4、如何使用
本項目可以運行在Windows和Linux平臺(macOS平臺理論上也是可以的)，編譯仿真工具使用的是iverilog和vpp，波形查看工具使用的是gtkwave。

4.1Windows平臺環境搭建

使用之前需要安裝一下工具

1.安裝iverilog工具
可以在上面進行下載，安裝過程中記得同意把iverilog添加到環境變量中，當然也可以在安裝完成后手動進行添加。安裝完成后iverilog、vvp和gtkwave等工具也就安裝好了。

2.安裝GNU工具鏈
下載完成后將壓縮包解壓到本項目的tools目錄下。注意目錄的層次結構，解壓后的工具路徑應該如下所示：

3.安裝make工具
下載完成后直接解壓，然后將make所在的路徑添加到環境變量里。

4.安裝python3
到python官網下載win版本的python，注意要下載python3版本的。安裝完后將python添加到環境變量里。

5.下載tinyriscv代碼
使用git clone命令下載，不要使用zip方式下載，否則有些文件會有格式問題。