本期我將討論在測量較低時鐘頻率的相位噪聲和相位抖動時出現的一個非常常見的問題。在所有條件相同的情況下，我們通常期望分頻的低頻時鐘產生比高頻時鐘更低的相位噪聲。在數量上，你可能會記得這是20log（N）規則。

然而，20log（N）規則僅適用于相位噪聲，而不適用于綜合相位噪聲或相位抖動。相位抖動通常應該大致相同。而且，由于我們的頻率足夠低，所以在實際測量中我們不會發現這種關系是成立的。所以本期的問題是 - 為什么會這樣呢？

20log(N)規則

首先，是對20log（N）規則的快速回顧：

如果一個時鐘的載波頻率下降了N倍，那么我們預計相位噪聲會減少20log（N）。例如，每個除以因子2的除法應該導致相位噪聲減少20log（2）或大約6dB。這里的主要假設是無噪聲的傳統數字分頻器。

為什么是這樣？實際數字分頻器的輸出是上升沿和下降沿，信號處于邏輯高電平或低電平。抖動僅出現在上升沿和下降沿。抖動對每個時鐘周期的比例降低。我們的直覺可能表明，如果我們減少抖動邊緣的數量，那么我們減少了分頻時鐘傳輸的抖動。事實證明是正確的。

這可以寫成：

相位抖動會怎樣?

我們整合了SSB相位噪聲L（f）[dBc / Hz]，以獲得以秒為單位的RMS相位抖動，如下所示：從f1到f2的偏移頻率以Hz為單位進行積分，其中f0是載波或時鐘頻率。

在實踐中，所涉及的數量足夠小，對于良好的時鐘來說，對于12kHz到20MHz的抖動帶寬，RMS相位抖動大約在10s到100s的飛秒數量級上。

請注意，以秒為單位的RMS相位抖動與f0成反比。當頻率被分頻時，相位噪聲L（f）下降20log（N）。然而，由于頻率也下降了N，以時間為單位表示的相位抖動是恒定的。因此，與20log（N）相關的相位噪聲曲線在抖動帶寬上具有相同的相位噪聲形狀，預計會在幾秒鐘內產生相同的相位抖動。

例子

我們來看一個具體的例子。作為一個實驗，我拿了一個Si5345抖動衰減器，輸入一個25MHz的時鐘，并配置它，使我只改變一個（內部）輸出分頻因子2，以獲得從800MHz到50MHz的頻率。然后，我使用Agilent（現為是德科技）E5052B測量相位噪聲，并比較了每種情況下的相位噪聲和相位抖動。對每個頻率對五次運行進行平均和相關。為了清楚起見，我簡化了實驗。

通過MSPaint的魔力和使用“Transparent Selection”功能，我可以覆蓋所有的E5052B屏幕大小，如下所示。（如果運行是相同的每次只有唯一的文本被遮蓋）。在下圖中，軌跡通常從載波頻率下降到800MHz，然后400MHz等降到50MHz。除了曲線在最高偏移頻率下被壓縮的地方，曲線的形狀是相同的。

然后，我列出了在12kHz至20 MHz抖動帶寬上測量的相位抖動結果，如下所示：

我們可以從圖和表中得到兩個直接的觀察結果。
1. 曲線之間的距離接近于我們所期望的20log（N）規則，直到跡線開始呈現為朝向100kHz到MHz偏移。
2. 對于800 MHz到200MHz，fs的RMS相位抖動大致相同。但是，對于100MHz和50MHz的情況，與期望的相位抖動是不同的。

盡管采用了20log（N）規則，但是由于降低了輸出時鐘頻率，尤其是在200MHz以下，相位抖動變得更糟。這些較低頻率的時鐘測量的遠比預期抖動。因此出現了抖動分頻時鐘的情況。發生什么了？

由于明顯的相位噪聲基底而導致的曲線壓縮似乎是計算的RMS相位抖動的差異的原因。我們通過比較800 MHz和100 MHz情況下10 kHz到20 MHz偏移的數據來驗證。所有的相位噪聲數據來自原始標記，除了從屏幕蓋圖估計的20MHz點之外。（請注意，對于8或23倍，我們預計相位噪聲的增量為3 x 6 dB或18 dB。）

只要將這些值輸入到Silicon Labs在線相位噪聲抖動計算器中，我們就可以得到以下結果。

現在，讓我們修改100MHz數據集，以消除較高的偏移頻率壓縮，如下所示。如果使用20log（N）規則，那么預期的18dBΔ也是如此。

將修改后的值輸入到在線計算器中，我們將其計算結果以高亮顯示的方式添加到表格中：

這個練習證實曲線壓縮考慮了相位抖動在800 MHz和100 MHz之間測量的顯著差異。

噪聲基底

所有的跡線變平或接近平坦的20 MHz偏移量。那么，什么是明顯的或有效的噪底？請注意，一般來說，這將是一些RSS（平方和根）組合的儀器相位噪底和DUT的遠相噪聲。例如，如果DUT和儀器在20MHz偏移量下的有效相位噪聲為-153 dBc / Hz，則RSS結果將高出3dB或-150 dBc / Hz。

如果儀器本底噪聲遠低于DUT，我們預計20 MHz偏移處的點相位噪聲將從800MHz時鐘的測量結果中減去6 dB。但那并不是發生的。見下表和附圖：

相位噪聲本底不是單調變化的，這表明可能涉及多個因素。查看E5052B規格表明，隨著載波頻率降低，SSB相位噪聲靈敏度應稍微降低。另外，來自DUT（Device Under Test）的遠相噪聲通常由輸出驅動器的相位噪聲主導，并且不可能以這種方式變化。我們很可能會將儀器的“實際”相位本底噪聲作為輸入頻率的函數加上DUT部分的混疊來運行。 Si5345的分頻器邊緣可以被看作是采樣分頻器內部時鐘的相位噪聲。這個因素是獨立于儀器的。可以理解的是，可能發生混疊，但是量化由于混疊引起的特定貢獻可能是有問題的。

這篇文章（）提出，如果輸入信號的噪聲帶寬大于4×分頻器輸出頻率v0，則分頻的PM（相位調制）噪聲將通過10log [（BW/ 2v0） 1]的混疊而降低。所描述的混疊主要影響我們感興趣的遠端偏移。

作者寫道：
“寬帶噪聲的混疊一般對接近載波噪聲的影響要小得多因為它通常比寬帶噪聲高很多個數量級。“

在這些特定的測量中，假定給定的BW和儀器本底噪聲，對于最低載波頻率估計的本底噪聲是合理的。然而，似乎沒有一個解決方案可以容納所有的數據。它可能需要在最高輸出頻率下操作設備，然后使用外部分頻器和濾波器來正確分類。也許在未來的某個帖子里。

雖然本期的帖子集中在相位噪聲上，但應該指出，分裂的雜散可以被混淆或折疊，就像上面討論的一樣。我的同事之一也證明了這一點，我建議進一步閱讀他的文章：
）。

總結

我們已經回顧了相位噪聲儀表的明顯的或有效相位噪底對于足夠低的頻率時鐘的相位噪聲曲線和相位抖動測量的影響。在用DUT和相位噪聲設備工作一段時間之后，您將認識到典型的相位噪聲曲線，設備的近似相位噪底以及相位抖動的合理預期。當然，對于上述情況，對200 MHz以下的相位抖動測量，我們不得不采取一定的措施。如果有疑問，請嘗試更高頻率的類似配置以進行比較。由于任何儀器本底噪聲的變化和/或由于較高的分頻系數導致的混疊，您只會錯過次級相位噪聲劣化。?