在 DSP 應用系統(tǒng)中，需要大量外擴存儲器的情況經(jīng)常遇到。例如，在數(shù)碼相機和攝像機中，為了將現(xiàn)場拍攝的諸多圖片或圖像暫存下來，需要將 DSP 處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲器市場看，SDRAM 由于其性能價格比的優(yōu)勢，而被 DSP 開發(fā)者所青睞。DSP 與 SDRAM 直接接口是不可能的。 FPGA（現(xiàn)場可編程門陣列）由于其具有使用靈活、執(zhí)行速度快、開發(fā)工具豐富的特點而越來越多地出現(xiàn)在現(xiàn)場電路設計中。本文用 FPGA 作為接口芯片，提供控制信號和定時信號，來實現(xiàn) DSP 到 SDRAM 的數(shù)據(jù)存取。

　　1 、SDRAM 介紹

　　本文采用的 SDRAM 為 TMS626812A，圖 1 為其功能框圖。它內(nèi)部分為兩條，每條 1M 字節(jié)，數(shù)據(jù)寬度為 8 位，故存儲總?cè)萘繛?2M 字節(jié)。所有輸入和輸出操作都是在時鐘 CLK 上升沿的作用下進行的，刷新時鐘交替刷新內(nèi)部的兩條 RAM。TMS626812A 主要有六條控制命令，它們是：條激尖 / 行地址入口、列地址入口 / 寫操作、列地址入口 / 讀操作、條無效、自動刷新、自動刷新。 SDRAM 與 TMS320C54x 接口中用到的命令主要有：MRS、DEAC、ACTV、WRT-P、READ-P 和 REFR。這里，設計目的就是產(chǎn)生控制信號來滿足這些命令的時序要求。關于 TMS626812A 的具體說明可以查看其數(shù)據(jù)手冊。

　　2 、SDRAM 與 TMS320C54x 之間的通用接口

　　圖 2 是 DSP 與 SDRAM 的通用接口框圖，圖中 DSP I/F 代表 TMS320C54x 端接口單元，SDRAM CNTL 代表 SDRAM 端接口控制單元。SDRAM 被設置成一次性讀寫 128 個字節(jié)，而 DSP 一次只讀寫一個字節(jié)，因而建立了兩個緩沖區(qū) B0、B1 來緩存和中轉(zhuǎn)數(shù)據(jù)。B0、B1 大小都為 128 字節(jié)，而且映射到 DSP 中的同一地址空間。盡管 B0、B1 對應于同一地址空間，但對兩個緩沖區(qū)不能在同一時刻進行合法訪問。實際上，當 B0 被 DSP 訪問時，B1 就被 SDRAM 訪問，反之也成立。若 DSP 向 B1 寫數(shù)據(jù)，SDRAM 就從 B0 讀數(shù)據(jù)；而當 SDRAM 的數(shù)據(jù)寫到 B0 中時，DSP 就從 B1 讀數(shù)據(jù)。兩者同時從同一緩沖區(qū)讀或?qū)懚紝⒓ぐl(fā)錯誤。上邊所述的數(shù)據(jù)轉(zhuǎn)移方式有兩種好處：一是加速了 TMS320C54x 的訪問速度，二是解決了二者之間的時鐘不同步問題。