當我寫這篇文章正值感恩節。從技術角度來說，我感謝的前幾代工程師為我們這個行業奠定了基礎，為當代的工程師提供了培訓，指導或其他方面的機會。這讓我想起了一個特別的話題――拆分終端（The Split Termination）。 拆分終端 這個月，我想就Timing Knowledge Base板塊的“Terminating Differential Transmission Lines toMinimize CM Noise”一文中首先介紹的一個話題展開一些討論。那篇文章描述了一個相對簡單但非常實用的差分電路終端，這個終端在很多年前由一位經驗豐富的EMI工程師向我提出。 我在學校里從來沒有碰到過這樣的東西，但是我已經無處不在地使用它了。這是就是本月的主題，拆分終端的情況。下面的圖表達了這個想法。我們一般從左手的“教科書”終端???到右手更實際的終端。 許多輸出時鐘格式（如CML，LVDS和LVPECL）都是差分布線和端接的。這通常被表示為一對單端標稱非耦合50Ω傳輸線（每個極性一個），在電路的遠端或接收器端端接一個理想的100Ω電阻。這就是左側描述的“教科書”式100Ω差分端接。 但是，考慮在使用與噪聲相同的電壓信號同時驅動兩條輸入傳輸線時會發生什么情況。與通常的差模（DM）情況相反，這是共模（CM）情況。由于100端接電阻兩端的電壓相同，因此沒有電流流過。因此，CM信號根本“看不見”端接電阻，高阻抗接收器看起來像是開路的。（在這個例子中，CM傳輸線阻抗是50Ω// 50Ω= 25Ω）。所以從CM的角度來看，我們有一個“噪聲”信號發生器將25Ω傳輸線路驅動到一個開路，這意味著CM噪聲，可能很多次。 CM噪聲可能源于電源和串擾影響兩條傳輸線的情況。此外，即使你的電路板沒有那么多噪聲，CM噪聲也可能來自不平衡的傳輸線或歪斜，這是非常普遍的。 我們怎么能終止DM和CM？右側的實際拆分終端是T網絡嘗試這樣做的要求，只需要兩個以上的元件和交流耦合接地。請注意，這種特殊的終端不會增加驅動器上的直流負載。 還有其他方法，但是這些可能需要更多的元件，更多的DC電流消耗，更多的匹配或可能的偏置電壓。（順便說一下，這種差分分離端接不應與LVPECL上拉和下拉端接混淆，后者有時也被稱為“分離”端接）。 分離終端明確地分解負載終端，并在中心處實施一個實際的AC GND?，F在，CM電流將流動，CM信號將在感興趣的頻率上“看到”匹配的阻抗。 49.9Ω選擇是與標稱50Ω最接近的1％。相反，差分驅動的信號不會將中心抽頭電容“看到”GND。 應用細節 直覺正確地表明，中心抽頭電容器強制CM電壓看到GND的低阻抗。 0.1μF的值是一個很好的值，可以根據需要進行調整。有幾個定量的方法來確定電容器的大小。 （1）調整電容的大小，使電容在最大預期的Δt歪斜（reference）期間保持穩定。 （2）將終端視為一個CM噪聲低通濾波器，拐角頻率計算如下： 例如，如果R =額定值50Ω，C = 0.1μF，那么拐角頻率為≈64 kHz，通常應該足夠低。 在CAN（控制器區域網絡）應用中使用這種終端的類似版本來提供特殊的SPLIT CM電壓偏置而不是GND。 正如最初的知識庫文章中指出的，許多SOC和FPGA支持內部差分端接。但是，他們通常不支持CM終止或給予pin訪問來支持中心點擊。（以上引用的CAN收發器例子是例外）。因此，如果CM噪聲是個問題，最好是盡可能禁用內部終端，而使用更高性能的外部差分分離終端。? (mbbeetchina)