電子發燒友網>電子資料下載>電子資料>DS1077/DS1085 EconOscillators 的去耦要求

DS1077/DS1085 EconOscillators 的去耦要求

2513001 2022-11-18 | pdf | 76.26KB | 次下載 | 免費

資料介紹

介紹介紹實驗室測試確定了優化設備頻率穩定性的 DS1077 和 DS1085 EconOscillators 配置。總之，電源去耦、交流輸出負載特性和分頻器配置都會影響頻率精度。如果已知并考慮這些特性，則可以配置這些設備以實現最佳頻率穩定性。實驗室測試確定了優化設備頻率穩定性的 DS1077 和 DS1085 EconOscillators 配置。總之，電源去耦、交流輸出負載特性和分頻器配置都會影響頻率精度。如果已知并考慮這些特性，則可以配置這些設備以實現最佳頻率穩定性。在不考慮這些因素的不太極端的情況下，可能會遇到 0.5% 或更多的頻移。在極端情況下，過大的電源電感和輸出負載的組合會與內部振蕩器電路發生反應，在某些情況下會導致器件呈現雙穩態工作頻率。以下注意事項消除了發生這些情況的可能性。這些設計考慮不限于 EconOscillators，而是任何使用相同類型架構的設備。這些器件包括 DS1100(L) 5 抽頭延遲線、DS1135(L) 三合一延遲線和 DS1110、十合一延遲線。在不考慮這些因素的不太極端的情況下，可能會遇到 0.5% 或更多的頻移。在極端情況下，過大的電源電感和輸出負載的組合會與內部振蕩器電路發生反應，在某些情況下會導致器件呈現雙穩態工作頻率。以下注意事項消除了發生這些情況的可能性。這些設計考慮不限于 EconOscillators，而是任何使用相同類型架構的設備。這些器件包括 DS1100(L) 5 抽頭延遲線、DS1135(L) 三合一延遲線和 DS1110、十合一延遲線。設計注意事項如下：設計注意事項如下：在 V CC在 V CC /GND上放置 0.1μF 和 0.01μF 表面貼裝陶瓷電容，使其盡可能靠近封裝，以減少電源電感的不利影響。 /GND上放置 0.1μF 和 0.01μF 表面貼裝陶瓷電容，使其盡可能靠近封裝，以減少電源電感的不利影響。最小化已用輸出端口的負載；電路板布局應在振蕩器和它驅動的電路之間保持最小走線長度。應盡量減少電容負載。最小化已用輸出端口的負載；電路板布局應在振蕩器和它驅動的電路之間保持最小走線長度。應盡量減少電容負載。繞過設備內部任何未使用的預分頻器或分頻器。繞過設備內部任何未使用的預分頻器或分頻器。如果只使用一個輸出，禁用第二個輸出，即使它沒有連接到電路中。如果只使用一個輸出，禁用第二個輸出，即使它沒有連接到電路中。