CN0390 此電路可以從多方面加以改變。 選擇HMC985A VVA和HMC635 RF放大器是因為其寬帶寬能力，此電路可在20 GHz到37.5 GHz范圍內進行評估。在?2.4 V到0 V的控制電壓下，這些器件共同提供?22 dB到+15 dB的增益范圍。其他VVA和RF放大器組合可在不同的頻帶上工作，提供不同的增益范圍。由于環路控制運算放大器的電源范圍，唯一限制是VVA控制電壓必須在積分器所用運算放大器的輸出電壓范圍內。 選擇ADA4077-1的原因是其噪聲低(6.9 nV/√Hz)，并且支持采用±5 V電源供電。此應用對運算放大器的唯一絕對要求是其必須為電壓反饋架構，支持采用±5 V電源供電，并且輸出范圍能夠驅動所需的VVA范圍。 增益縮放響應可以利用定向耦合器10 dB抽頭或其他抽頭上的衰減器來調整。這種情況下，輸出功率與折合到ADL6010傳遞曲線的VSET以及衰減器和定向耦合器抽頭的值有關。 可以用功率分路器代替定向耦合器。采用功率分路器的影響是會提高ADL6010輸入幅度，從而使圖9、圖10和圖11所示的響應曲線偏移。此偏移的代價是6 dB的輸出功率。 本電路板和電路的設計覆蓋頻帶是20 GHz至37.5 GHz。利用匹配技術可以改善窄帶性能。請參考圖20以了解窄帶匹配如何提供最大的改善。 對于本測試所用的全部RF電纜，都必須在最高40 GHz下預先測量其損耗。AGC PCB上使用的SMA連接器為2.4 mm，因此必須提供與這些連接器相配的電纜和適配器。 設備要求 需要以下設備： EVAL-CN0390-EB1Z 電路評估板。 +5 V電源，500 mA能力（用于 ADA4077-1運算放大器、HMC635 RF放大器和 ADL6010 檢波器）。 ?5 V電源，100 mA能力（用于ADA4077-1運算放大器）。 ?0.6 V電源，用于HMC635上的VGG偏置，需要10 mA范圍。此電源可選；可利用二極管和電阻來提供此偏置。PCB上有放置二極管和電阻的焊盤。務必先施加此VGG偏置，再在HMC635上施加+5 V偏置。務必不要同時施加+5 V VDD和VGG偏置。 0 V至3.0 V可調電源，用于VSET控制。只需mA范圍的電流。 CN-0390評估軟件（從ftp://ftp.analog.com/pub/cftl/cn0390/下載）。此軟件可選，因為該電路完全可以手動運行。C#.exe文件和源代碼可從ADI公司獲得。代碼采用Microsoft Visual Studio C# 2012版編寫。代碼利用GPIB庫控制RF發生器、VSET控制和頻譜分析儀。所用的GPIB庫來自National Instruments，由其免費提供。軟件中的GPIB（SCPI代碼）專門用于本節所述的儀器；雖然類似儀器（例如不同的頻譜分析儀）的SCPI代碼常常相同，但如果使用其他儀器，此代碼可能無效。 能產生40 GHz連續波(CW)的信號發生器（推薦Keysight或Rohde & Schwarz） 支持40 GHz以上頻率的頻譜分析儀（Keysight或Rohde & Schwarz，或類似儀器） 10 dB定向耦合器（推薦Keysight或KRYTAR） 能夠測量HMC985A VVA輸入端控制電壓范圍的萬用表。萬用表的范圍必須是?5 V至+5 V，因為當控制環路未閉合時，它可能擺動到電源電壓。 帶SMA連接器的同軸RF電纜，在40 GHz時的損耗最好盡可能低。PCB上使用的SMA連接器為Southwest Research的2.4 mm連接器。為降低損耗，應當用SMA管式連接器代替線纜來將定向耦合器連接到評估板。 開始使用 評估電路的步驟如下： RF發生器預設到20 GHz頻率和?20 dBm輸出功率。禁用發生器。設置頻譜分析儀的中心頻率為20 GHz，1 GHz范圍，基準電平為20 dBm，RBW = 30 kHz。 將萬用表連接到HMC985A VVA控制輸入。 將電源電壓設置為正確的值。將VSET設置為0 V。禁用所有電源。 將AGC的RF輸出端連接到定向耦合器的輸入端口。如可能，此連接應使用SMA管式連接器直連，因為再短的電纜也可能降低整體性能。定向耦合器的10 dB抽頭必須通過盡可能短的電纜連接到AGC PCB的檢波器輸入。 按照圖18所示連接所有其他電纜和電源。 先接通?5 V電源以偏置HMC635上的VGG，再接通+5 V電源。方便的話，兩個電源可以同時接通；但+5 V電源不得先于?5 V電源接通。 檢查+5 V、?5 V和?0.6 V電源的電流。其讀數必須與以下值相似： +5 V電源，300 mA ?5 V電源, 10 mA ?0.6 V電源（如使用外部電源），1 mA 接通VSET電源。評估過程中會改變VSET。電流不得超過5 mA。 使能RF發生器。 在手動模式下運行電路 電路現在能夠執行全部功能。RF發生器的輸入幅度必須初始設置為?20 dBm。請勿超過+20 dBm，因為+20 dBm已接近HMC635 RF放大器的輸入壓縮限值。RF發生器功率設置為?20 dBm時，VVA控制電壓可以達到?5 V供電軌。采用幅度非常低的信號時，環路使增益達到最大，故積分器輸出電壓始終低于?2.4 V，直至RF幅度高到足以使環路閉合為止。當RF功率提高時，用戶最先看到的是頻譜分析儀指示的輸出功率以dB/dB的比例提高。然而，隨著RF輸入功率提高并達到AGC響應曲線的拐點，環路就會閉合，VVA控制電壓移動到?2.4 V。此時，環路在最小信號輸入下閉合，因此仍會嘗試將自身設置到最大增益。隨著功率進一步提高，頻譜分析儀上的幅度無明顯變化，因為環路會補償輸入電平的變化。相反，當功率提高時，用戶看到VVA控制電壓從?2.4 V提高到0 V。給定VVA、RF放大器和檢波器的增益，當輸入功率≤ +20 dBm時，VVA控制電壓不會一路變到0 V，因此AGC斜率保持平坦。 如果所有結果都與前面所說的相同，那么現在就可以在不同的RF幅度、頻率和VSET值下評估該電路。 PCB設計 針對20 GHz到40 GHz的寬帶工作范圍的PCB設計不是一件輕而易舉的事。PCB采用了接地共面波導技術，并在PCB上增加了一條測試走線以驗證50 Ω走線結構。帶電源和信號連接的整體布局如圖17所示。實際測試設置中的PCB如圖18所示。注意外部10 dB定向耦合器的連接，RF輸入直接連到RF發生器，從而無需補償電纜損耗。 完整的設計支持包，包括布局、原理圖和物料清單，可從www.analog.com/CN0390-DesignSupport下載。 ? 圖17. ADL6010 AGC電路—PCB ? 圖18. ADL6010 AGC電路—測試配置 ? 驗證RF走線質量和電路S參數 PCB在Cadence Allegro中設計。所有CAD設計文件均隨本電路筆記一同提供。為實現高達40 GHz的50 Ω走線質量，我們提取了Allegro設計文件，然后在ADS中仿真。 S參數S11、S22、S21和S12如圖19所示。正如數據所示，即使進行事先設計和仿真，23 GHz至28 GHz區域中的回波損耗也比最優值小。30 GHz至40 GHz范圍中的性能要好得多。 ? 圖19. AGC PCB—測試走線S參數 ? 圖20顯示了PCB上有源電路的雙端口S參數（RF輸入、RF輸出）。從20 GHz到40 GHz，增益性能(S21)有滾降。增益性能中還有零點，這與測試走線中顯示的回波損耗問題是一致的。 ? 圖20. AGC PCB—有源電路S參數 ? AGC應用領域 許多RF應用要求對幅度進行非常精確的控制，使其隨時間和溫度的漂移最小化。舉例來說，要求NBS可追溯校準的儀器就是有這種要求的應用例子，其校準間隔時間可能很長，比如每年一次或兩次。其他應用包括相控陣雷達，其幅度和相位控制的精度限制了波束賦形精度。本電路采用的方法是將集成電路運算放大器用于環路控制器，通過出色的增益控制來補償RF器件增益隨輸入幅度、RF頻率和溫度的變化。 實際操作中，VSET直流偏置控制輸出幅度。根據環路的精度要求，最可能的應用是利用8位至12位DAC驅動此直流偏置。這種方法可以對RF輸出幅度進行數字控制。雖然DAC不是本電路筆記的一部分，但有許多選項可用，例如ADI公司的 AD5621 12位nanoDAC。 AGC工作原理 此類AGC電路背后的核心思想是讓RF信號的幅度保持穩定，RF信號可能隨著頻率、溫度或時間而變化。通常，此電路有兩路輸入。第一路輸入是給定幅度的RF輸入，其包絡需要穩定。第二路輸入是施加于VSET引腳的的直流控制，正是利用此輸入來設置輸出幅度。圖3顯示了這種簡單環路。 圖3. 簡單AGC環路 ? 圖3顯示差動放大器用來比較VSET電壓和檢波器電路產生的電壓。檢波器將RF放大器輸出幅度轉換為直流電壓。RF輸入(X)在環路中間注入，故對RF輸出(Y)而言，X任何變化的影響都被降至最低。只要總環路增益保持很高水平，這種效應便成立。通過以下等式可以闡釋這種效應： 其中Gd為檢波器增益。 從等式5可知，只要值Gd/10 >> 1，X的幅度對Y的幅度的影響便非常小。有兩個因素可能影響X和Y之間的這種關系：檢波器增益Gd和定向耦合器上的10 dB抽頭。 但在CN-0390設計中，運放控制器電路周圍構建了一個積分器，故環路直流增益僅受運算放大器的高開環直流增益限制。此增益足夠高，使得AGC在控制環路范圍內的平坦度接近理想水平。 像任何AGC電路一樣，環路操作存在限制。對于給定范圍的RF輸入幅度和VSET控制電壓，該環路閉合。這些限制也會隨著頻率改變而變化。一般而言，當VGAINCTRL (Z)節點介于?2.4 V和0 V之間（這是 HMC985AVVA的輸入范圍）時，該環路閉合，輸出幅度保持平坦，不隨RF輸入變化而變化。 注意，檢波器（VOUT與RF輸入幅度的關系）和VVA（衰減與電壓控制的關系）的傳遞函數具有明顯的非線性特征（參見圖5、圖6和圖7）；其合并增益在RF輸入和VSET輸入的范圍內有很大變化，并可能隨頻率和溫度發生變化。利用控制環路中的積分器高增益來補償這些效應。 實際構建的電路比圖3所示的簡單模型要更復雜。在實際電路中，VVA功能分屬兩個器件。第一個器件是 HMC985A VVA，其提供大約3 dB（VCTRL = ?2.4 V時）到40 dB（VCTRL = 0 V時）的衰減。另一個器件是HMC635 RF放大器，其用于增益級，在目標頻率范圍內提供18 dB的增益。 AGC操作的直觀方法 從概念上掌握AGC環路響應的另一種方法是理解當環路閉合時(?2.4 V > VGAINCTRL > ?0 V)，VSET控制電壓等于 ADL6010 檢波器的輸出電壓。在這一條件下，運放積分器處于平衡狀態，積分器電容電荷穩定不變，不充電也不放電。當VSET處于靜態時，如果RF輸入幅度改變，則環路會作出響應，積分電容充電或放電，直至重新達到均衡。 當環路處于均衡狀態時，ADL6010的輸出等于VSET電壓。這樣，ADL6010傳遞函數就可以引用VSET電壓（參見圖5），以求得與此電壓對應的ADL6010 RF輸入功率。然后在此RF輸入功率數值上增加10 dB（因為定向耦合器上有10 dB抽頭），得到與給定VSET電壓對應的輸出功率。利用這種方法可以創建輸出功率與VSET電壓的關系表。VVA和ADL6010的傳遞函數是非線性的；因此，這種方法比建立這些傳遞函數的數學描述可能更為簡單。 ADL6010包絡檢波器 該電路的最重要器件是ADL6010包絡檢波器。ADL6010的工作頻率范圍是500 MHz至45 GHz。如圖4中的功能框圖所示，ADL6010是一種基于二極管的檢波器。如圖5所示，ADL6010的響應曲線是非線性的，故而對此電路中的反饋環路進行直接分析是很困難的。 圖4. ADL6010功能框圖 ? 圖5. ADL6010傳遞曲線 ? VVA和RF放大器組合 HMC985AHMC985A VVA的工作頻率范圍是10 GHz到40 GHz，提供的衰減范圍是3 dB到近40 dB。HMC985A由兩個pi-pad衰減器串聯而成，第一個由VCTRL1控制，第二個由VCTRL2控制。通過連接VCTRL1和VCTRL2并將其一起驅動，可以實現大約3 dB到40 dB的綜合衰減。電路中還串聯了HMC635 RF放大器，完整的電壓控制增益范圍是15 dB增益到22 dB衰減。 HMC635 是一款GaAs放大器，需要一個負柵極電壓(VGG)，其必須與5 V VDD電源同時施加或先于后者施加。如果違反此VGG要求，HMC635可能受損。VGG典型值為?0.6 V，但為優化放大器性能，不同器件可能稍有出入。關于通過調整VGG來設置最優漏電流的信息，請參閱HMC635或其他GaAs放大器的數據手冊。 為便于用戶使用，實際構建的評估板使用二極管和電阻來將VGG偏置到約?0.6 V，這樣就不需要單獨的VGG電源。建議先施加?5 V供電軌，以便滿足VGG要求。用戶可移除此二極管，將單獨的VGG電源施加于TP6。沿正方向移動VGG會提高電路的總增益，但代價是失真可能增加。 圖6. HMC985A增益控制衰減曲線(20 GHz)，VCTRL1變化，VCTRL2 = ?3 V ? 圖7. HMC985A增益控制衰減曲線(30 GHz)，VCTRL2變化，VCTRL1 = 0 V ? 集成運算放大器和VSET控制詳情 電路增益平衡時，ADL6010檢波器輸出電壓等于外部施加的VSET。圖8顯示了一種確定運算放大器電路正確增益符號的直觀方法。標簽1表示環路中存在擾動，引起RF輸出幅度提高，最有可能是輸入幅度提高。ADL6010輸入的RF幅度（標簽2）也提高，ADL6010輸出電壓（標簽3）同樣如此。積分器輸出電壓上升，直至VSET等于ADL6010輸出電壓。因此，HMC985A VVA輸入電壓（標簽4）提高（在?2.4 V到0 V的尺度上），進而導致VVA衰減提高，抵消RF輸入的正擾動，確認反饋控制的符號正確。 ADL6010的響應曲線可用來分析電路控制范圍。由于運算放大器的積分器功能，當VSET等于ADL6010輸出電壓時，環路處于平衡狀態。1 V的VSET電壓大致相當于4 dBm RF功率輸入ADL6010。定向耦合器上有10 dB抽頭，故現在的1 V VSET表示RF放大器的功率輸出為14 dBm。觀察VVA衰減曲線，考慮到RF放大器有18 dB增益，并且知道當VVA電壓介于?2.4 V和0 V之間時環路閉合，便可創建VSET與RF輸出功率的理想值表格。表1顯示了預期RF輸出功率與VSET值的關系，同時給出了AGC環路閉合的預期RF輸入功率范圍。舉個例子，VSET = 0.1 V時，對于超低信號電平，環路處于最大增益狀態（VVA = 3 dB衰減）。當RF輸入功率上升至?20 dBm時達到拐點，此時環路閉合，當RF輸入功率提高時，RF輸出功率保持不變。當RF輸入功率上升至17 dBm時達到VVA衰減限值，此時環路再次打開，增益控制丟失。 圖8. 確定運算放大器增益級符號的方法 ? 表1. ADL6010 AGC環路理想性能 VSET (V) ADL6010輸入功率(dBm) 加上定向耦合器的10 dB (dBm) 減去21 dB的RF放大器增益和衰減器增益1 (dBm) RF輸入，VATTEN = 0 V（40 dB衰減）(dBm) RF放大器輸入飽和所需的VVA衰減(dB) 0.1 -15 -5 -20 17 超出范圍 0.2 -10 0 -15 超出額定最大輸入功率 超出范圍 0.3 -7 3 -12 超出額定最大輸入功率 36 0.4 -5 5 -10 超出額定最大輸入功率 34 0.5 -2.5 7.5 -7.5 超出額定最大輸入功率 31.5 0.6 0 10 -5 超出額定最大輸入功率 29 0.7 1 11 -4 超出額定最大輸入功率 28 0.8 2 12 -3 超出額定最大輸入功率 27 0.9 3 13 -2 超出額定最大輸入功率 26 1.0 4 14 -1 超出額定最大輸入功率 25 1 假設最大增益、最小衰減(3 dB)。 在該尺度的另一端，VSET = 1.0 V時，拐點直至RF輸入功率達到4 dBm才出現，并且當RF輸入功率達到電路的額定最大輸入功率時，環路仍保持閉合。注意，HMC635數據手冊規定P1 dB為21 dBm；HMC985A數據手冊提供了輸入功率最高達到24 dBm的特性曲線，用于此測試的發生器最大輸出功率為20 dBm。圖9顯示了VSET與預期輸入和輸出功率的理想關系曲線，以及它與實測數據的對比。雖然理想曲線與實測數據確實略有偏差，但若假定衰減器和放大器的增益比數據手冊給出的值小1 dB到2 dB（可能原因是此PCB上的RF匹配不夠理想），則理想曲線將與實測數據非常接近。另外，圖5所示的ADL6010傳遞函數是針對超低頻率的。在較高頻率時，ADL6010會輕微壓縮，這解釋了我們在VSET尺度較高部分看到的理想值與實測數據的差異。 圖10和圖11分別顯示AFC電路在30 GHz和37.5 GHz下的響應曲線。注意，初始增益在30 GHz時下降，下降幅度不大于37.5 GHz時的降幅，并且在較高VSET電壓下響應有壓縮，限制了這些頻率下VSET與RF輸出功率的控制范圍。在30 GHz時，VSET = 0.6 V至VSET =1.0 V的曲線互相重疊；在40 GHz時，VSET = 0.9 V至VSET =1.0 V的曲線互相重疊。 圖9. ADL6010 AGC環路理想性能與實測性能(20 GHz) ? 圖10. ADL6010 AGC環路實測性能(30 GHz) ? 圖11. ADL6010 AGC環路實測性能(37.5 GHz) ? AGC品質因數 有多種方法可判斷AGC環路的質量。 輸出幅度平坦度與輸入幅度變化的關系 輸出幅度平坦度與輸入幅度變化的關系是最直觀明顯的，同時也是此種電路之所以存在的原因。在低RF頻率時，衰減器、RF放大器和檢波器的組合增益足夠高，可實現近乎理想的平坦度，如圖9和圖10所示。在37.5 GHz時，電路增益開始下降，平坦度性能隨之降低，如圖11所示。 正增益 理想情況下，即便輸入信號非常小，AGC電路也能在很寬的輸出幅度范圍內保持增益平坦度。而實際上，性能是分區域的，有時總增益為正，有時總增益為負。在20 GHz時，如圖9所示，在一個很大區域內，總增益為正。當頻率提高到30 GHz時，然后再提高到37.5 GHz時，此正區域會縮小。 VSET范圍和線性度 由于ADL6010響應的非線性，VSET與RF輸出幅度的關系曲線也是非線性的。在20 GHz時，這種非線性表現為較高VSET電壓下的曲線比較低VSET電壓下的曲線靠得更近。在30 GHz時，VSET與輸出幅度的關系被壓縮得足夠厲害，導致整體AGC響應在VSET = 0.6 V以上根本不變。37.5 GHz時的VSET響應打開得略多，但在VSET = 0.9 V以上仍被壓縮。圖12顯示了一種略有不同的研究此關系的方法，其中繪制了20 GHz、30 GHz和37.5 GHz時RF輸出幅度與VSET的關系曲線。 環路對輸入幅度瞬變的響應 任何反饋環路都關心穩定性，AGC也不例外。為了估計此AGC環路的穩定性，在VSET端應用一個步進，然后測量運放積分器輸出端的響應。如圖13所示，響應為輕微欠阻尼狀況，但顯示出良好的穩定性。此瞬變是在RF頻率為20 GHz時進行的。 相位噪聲 對于模擬控制VGA，相位噪聲可能是一個問題，常常需要權衡控制電壓輸入帶寬與相位噪聲性能下降程度。測量相位噪聲性能下降程度的第一步必定是測量發生器本身，圖14顯示了輸入頻率為20 GHz且幅度為?10 dBm的情況。該圖選擇了相對較低的RF電平，使得環路處于高增益狀態，任何相位噪聲性能下降的影響都會最大化。圖15顯示了控制電壓為0.1 V時AGC RF輸出端的相位噪聲，圖16顯示了控制電壓為1.0 V時AGC RF輸出端的相位噪聲。如結果所示，在這些條件下相位噪聲的提高并不突出。 圖12. 不同頻率下RF輸出幅度與VSET的關系，19 dBm輸入功率 ? 圖13. 對VSET施加步進時的瞬態響應 ? 圖14. 20 GHz時發生器相位噪聲測量結果，RF輸入功率 = ?10 dBm ? 圖15. AGC RF輸出端測得的相位噪聲， RF輸入 = ?10 dBm，VSET = 0.1 V ? 圖16. AGC RF輸出端測得的相位噪聲， RF輸入 = ?10 dBm，VSET = 1.0 V ? CN0390 20 GHz至37.5 GHz，RF自動增益控制(AGC)電路 CN0390 電路筆記 | Analog Devices 自動增益控制(AGC)電路在很多應用中都非常重要，例如頻率合成器的幅度穩定、發射機輸出功率控制或接收機動態范圍優化。圖1所示電路采用ADL6010檢波器、HMC985A電壓可變衰減器(VVA)和HMC635?RF放大器，在很寬的輸入頻率（20 GHz至37.5 GHz）和幅度范圍內提供自動增益控制。在20 GHz和30 GHz之間，電路性能（通過本電路筆記中介紹的AGC品質因數來衡量）非常好。在30 GHz以上，電路的總增益會下降。然而，利用匹配技術（本電路筆記未予討論）可以改善窄帶性能。 該AGC電路適用于微波儀器儀表和雷達測量系統。 圖1. 電路框圖 ? 圖2. EVAL-CN0390-EB1Z AGC印刷電路板(PCB)照片 ? CN0390

• 20GHz至37.5GHz RF自動增益控制
• 寬輸入幅度范圍
• 低相位噪聲

(analog)