數(shù)字ic知識(shí)

• fpga和數(shù)字ic區(qū)別 fpga和plc區(qū)別

  fpga和數(shù)字ic區(qū)別 FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)和數(shù)字IC(集成電路)在設(shè)計(jì)、功能、應(yīng)用等方面存在顯著的區(qū)別。

  2024-03-14 標(biāo)簽： fpga 可編程控制器 硬件 2795 0

• 數(shù)字IC設(shè)計(jì)入門經(jīng)典書籍合集推薦

  本文所列書籍都面向數(shù)字集成電路方向，其他方向，諸如模擬集成電路、射頻IC、功率器件、工藝、器件等，均未涉及。將從理論基礎(chǔ)

  2024-03-07 標(biāo)簽： 半導(dǎo)體 數(shù)字IC 1204 1

• 

  數(shù)字IC設(shè)計(jì)中的分段時(shí)鐘樹綜合

  為什么需要分段去做時(shí)鐘樹呢？因?yàn)樵谀承┣闆r下，按照傳統(tǒng)的方法讓每一個(gè)clock group單獨(dú)去balance，如果不做

  2023-12-04 標(biāo)簽： 寄存器 IC設(shè)計(jì) 時(shí)鐘樹 2312 0

• 模擬集成電路及其構(gòu)成 模擬集成電路設(shè)計(jì)過程

  模擬集成電路主要指由電容、電阻、晶體管等元件組成的集成電路，用于處理模擬信號(hào)。常見的模擬集成電路包括運(yùn)算放大器、模擬乘法

  2023-09-20 標(biāo)簽： 電路設(shè)計(jì) 晶體管 模擬集成電路 3166 0

• 初識(shí)IBIS模型

  半導(dǎo)體LSI的EDA模型之一是"IBIS模型"，完整稱為Input/OutputBuffer Inf

  2023-07-14 標(biāo)簽： 半導(dǎo)體 SPICE IBIS 2152 0

• 

  數(shù)字IC設(shè)計(jì)流程中為什么要做門級(jí)仿真？

  門級(jí)仿真（gate levelsimulation）也稱之為后仿真，是數(shù)字IC設(shè)計(jì)流程中的一個(gè)重要步驟。

  2023-06-07 標(biāo)簽： IC設(shè)計(jì) 芯片設(shè)計(jì) 仿真 2042 0

• 芯片設(shè)計(jì)之算法仿真

  算法是 **對(duì)芯片系統(tǒng)進(jìn)行的整體戰(zhàn)略規(guī)劃，決定了芯片各個(gè)模塊功能定義及實(shí)現(xiàn)方式，指引著整個(gè)芯片設(shè)計(jì)的目標(biāo)和方向。** 可

  2023-05-05 標(biāo)簽： 芯片 算法 數(shù)字IC 1882 0

• 芯片設(shè)計(jì)之?dāng)?shù)字IC

  假如我們想要錄制一段聲音，模擬信號(hào)的做法是把所有的聲音信息用一段連續(xù)變化的電磁波或電壓信號(hào)原原本本地記錄下來(lái)。而 **按

  2023-05-05 標(biāo)簽： 二進(jìn)制 數(shù)字信號(hào) 數(shù)字IC 1458 0

• 模擬IC和數(shù)字IC設(shè)計(jì)之算法仿真戰(zhàn)略規(guī)劃

  算法是對(duì)芯片系統(tǒng)進(jìn)行的整體戰(zhàn)略規(guī)劃，決定了芯片各個(gè)模塊功能定義及實(shí)現(xiàn)方式，指引著整個(gè)芯片設(shè)計(jì)的目標(biāo)和方向。可謂，牽一發(fā)而

  2023-04-26 標(biāo)簽： 模擬IC 無(wú)線通信 芯片設(shè)計(jì) 569 0

• 一文讀懂什么是數(shù)字 IC 設(shè)計(jì)

  數(shù)字 IC 設(shè)計(jì)是一個(gè)程序過程，涉及將規(guī)格和功能轉(zhuǎn)換為數(shù)字塊，然后進(jìn)一步轉(zhuǎn)換為邏輯電路。許多與數(shù)字 IC 設(shè)計(jì)相關(guān)的限制

  2023-03-16 標(biāo)簽： 邏輯電路 HDL 數(shù)字IC 3957 0

展開查看更多