臺積電CoWoS封裝A1技術介紹

封裝的未來變得模糊 – 扇出、ABF、有機中介層、嵌入式橋接 – 先進封裝第 4 部分 2.1D、2.3D 和 2.5D 先進封裝的模糊界限。在 IMA...

2024-12-21 標簽：臺積電封裝CoWoS 557 0

CoWoS工藝流程說明

CoWoS(Chip-on-Wafer-on-Substrate)，指的是將多個裸片(die)集成在一個TSV轉換板(interposer)上，然后將這...

2024-10-18 標簽：封裝技術工藝流程CoWoS 465 0

CoWoS封裝在Chiplet中的信號及電源完整性介紹

基于 CoWoS-R 技術的 UCIe 協議與 IPD 的高速互連是小芯片集成和 HPC 應用的重要平臺。

2024-04-20 標簽：信號完整性電源完整性HPC 1544 0

如何借助AI實現1萬億晶體管GPU

人工智能成為所有人類事業的數字助手，擁有著巨大的機遇。ChatGPT是人工智能如何使高性能計算的使用民主化、為社會中的每個人帶來好處的一個很好的例子。

2024-04-02 標簽：gpu晶體管AI 181 0

TSMC-SoIC，InFO，CoWoS之間的關系？

2.5/3D-IC封裝是一種用于半導體封裝的先進芯片堆疊技術，它能夠把邏輯、存儲、模擬、射頻和微機電系統 (MEMS)集成到一起，是未來封裝的發展方向。

2024-03-06 標簽：半導體封裝IC封裝info 3735 0

簡單了解幾種先進封裝技術

先進封裝開辟了 More-than-Moore的集成電路發展路線，能夠在不縮小制程節點的背景下，僅通過改進封裝方式就能提升芯片性能，還能夠打破“存儲墻”...

2024-02-26 標簽：集成電路pcb封裝技術 6286 0

半導體先進封裝技術之CoWoS

芯片上數據的輸入和輸出 (I/O) 是計算芯片的命脈。處理器必須與外部世界進行數據的發送和接收。摩爾定律使業界的晶體管密度大約每2年增加2倍，但 I/O...

2024-02-26 標簽：臺積電芯片封裝CoWoS 2497 0

2.5D封裝應力翹曲設計過程

本文通過測試、仿真分析了影響2.5D CoWoS翹曲、應力、可靠性的因素：real/dummyHBM、interposer 厚度、C4 bump高度。對...

2023-09-07 標簽：仿真器CoWoSHBM 2452 1

面對臺積電打出的“CoWoS封裝”牌，大陸廠商是否有一戰之力？

CoWoS，是Chip on Wafer on Substrate的簡稱。這一長串名詞可以分為CoW與WoS。CoW，將芯片（有源硅芯片）堆疊在中介層（...

2023-08-28 標簽：臺積電基板CoWoS 3908 0

CoWoS先進封裝技術介紹

隨著人工智能、高性能計算為代表的新需求的不斷發展，先進封裝技術應運而生，與傳統的后道封裝測試工藝不同，先進封裝的關鍵工藝需要在前道平臺上完成，是前道工序...

2024-12-17 標簽：CoWoS先進封裝 329 0

高帶寬Chiplet互連的技術、挑戰與解決方案

引言 人工智能(AI)和機器學習(ML)技術的需求正以驚人的速度增長，遠超摩爾定律的預測。自2012年以來，AI計算需求以每年4.1倍的速度指數增長，為...

2024-12-06 標簽：CoWoSchiplet先進封裝 229 0