完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > FPGA設(shè)計(jì)
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
fpga你可以理解成把一堆邏輯器件比如與門，或門，選擇器等放在一個(gè)盒子里，盒子周圍就是片子的引腳。通過邏輯編寫，把許多的門和許多選擇器等器件串聯(lián)或并聯(lián)引腳上。就等于把數(shù)電實(shí)驗(yàn)在fpga里面做。
arm的編程指的是c語言或者匯編的編程，arm一條條的讀取語句，順序?qū)崿F(xiàn)其功能。
fpga的編程則完全不同。fpga編程本身指的就是編輯其內(nèi)部的電路結(jié)構(gòu)。fpga運(yùn)行代碼也不是一條條執(zhí)行的，而是讀入代碼之后就生成了邏輯門結(jié)構(gòu)。這些邏輯門結(jié)構(gòu)是并行運(yùn)作的。給輸入就同時(shí)產(chǎn)生輸出。所以fpga的編程語言叫做hdl（硬件描述語言）。hdl中的語句執(zhí)行是不分先后的。
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
開發(fā)
FPGA的開發(fā)相對于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn)；相比于PC或單片機(jī)（無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。目前國內(nèi)有專業(yè)的FPGA外協(xié)開發(fā)廠家，如［北京中科鼎橋ZKDQ-TECH］等。FPGA開發(fā)需要從頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面著手。
FPGA怎么理解
fpga你可以理解成把一堆邏輯器件比如與門，或門，選擇器等放在一個(gè)盒子里，盒子周圍就是片子的引腳。通過邏輯編寫，把許多的門和許多選擇器等器件串聯(lián)或并聯(lián)引腳上。就等于把數(shù)電實(shí)驗(yàn)在fpga里面做。
arm的編程指的是c語言或者匯編的編程，arm一條條的讀取語句，順序?qū)崿F(xiàn)其功能。
fpga的編程則完全不同。fpga編程本身指的就是編輯其內(nèi)部的電路結(jié)構(gòu)。fpga運(yùn)行代碼也不是一條條執(zhí)行的，而是讀入代碼之后就生成了邏輯門結(jié)構(gòu)。這些邏輯門結(jié)構(gòu)是并行運(yùn)作的。給輸入就同時(shí)產(chǎn)生輸出。所以fpga的編程語言叫做hdl（硬件描述語言）。hdl中的語句執(zhí)行是不分先后的。
工程師談：FPGA設(shè)計(jì)之硬件
做FPGA也有兩年了，從剛開始的Verilog開始學(xué)起，到后來的最小系統(tǒng)，再到颶風(fēng)II代開發(fā)板設(shè)計(jì)，到現(xiàn)在的XILINX XC2C系列CPLD開發(fā)，覆蓋了硬件設(shè)計(jì)底層的一些經(jīng)驗(yàn)。其實(shí)自己很想玩下FPGA的嵌入式，覺得很有前途的，但是后來自己也只是在學(xué)校開發(fā)板上過了下癮。談?wù)勅绾瓮鍲PGA吧
要了解FPGA首先弄懂它的結(jié)構(gòu)，F(xiàn)PGA是基于LUT結(jié)構(gòu)，在器件選型的時(shí)候一般是參考它的邏輯單元的大小，然后是功耗和匹配電平的關(guān)系，IO口供電電平；內(nèi)部PLL供電電平；所有的FPGA工作電壓都是在3.3V，2.5V，1.2V三者之間選擇，當(dāng)然一定要弄清楚IO口是基于CMOS還是TTL工藝的，兩者不能混淆。
選好器件后，接下來是原理圖設(shè)計(jì)。在原理圖設(shè)計(jì)中一般要注意去耦電容的容值大小，時(shí)鐘電路，內(nèi)部鎖相環(huán)電路，下載電路。一般AS下載電路還要注意匹配的配置芯片的大小，在器件手冊上都能查到，所以在設(shè)計(jì)前一定要通讀對應(yīng)的器件手冊，一般的配置電路手冊上都有參考，少走很多彎路。設(shè)計(jì)好原理圖后一般要考慮下面IO口的接法：GCLK/GRST；這些復(fù)用的管腳一般不用作普通的IO口。而用作對應(yīng)的第二功能。
原理圖設(shè)計(jì)好后重點(diǎn)是PCB的設(shè)計(jì)，在設(shè)計(jì)前一定要反復(fù)檢查原理圖，是否有原理上的錯(cuò)誤，一定注意電源電路的設(shè)計(jì)完整性。對于一般的TQFP封裝的芯片要注意采用雙面板我習(xí)慣把電源放在底層，濾波電容也通過過孔置于底層，在設(shè)計(jì)中當(dāng)然是先布電源，時(shí)鐘，最后布信號線了，其中的一些小的細(xì)節(jié)不用我啰嗦了，想必各位比我還厲害了。
完成整個(gè)硬件電路板的設(shè)計(jì)后，接下來就是程序的設(shè)計(jì)了，這里面靈活性很大，在設(shè)計(jì)中一定要注意語法的嚴(yán)謹(jǐn)性，一個(gè)小小的“《=“都會(huì)帶來無盡的麻煩，在完成程序設(shè)計(jì)后，一定要進(jìn)行時(shí)序仿真，我一般是先把模塊分塊利用工具內(nèi)部波形仿真來查看時(shí)序，接著采用SIGNAL TAP II進(jìn)行內(nèi)部邏輯分析，這個(gè)花了太多時(shí)間了，一個(gè)仿真就要幾個(gè)小時(shí)。所以還是用TESTBENCH比較實(shí)際，注意是測試信號建立時(shí)間保持時(shí)間是否滿足時(shí)序要求。
FPGA設(shè)計(jì)面臨的挑戰(zhàn)和解決方案
設(shè)計(jì)可靠的可編程邏輯門陣列（FPGA）對于不容故障的系統(tǒng)來說是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。本文介紹FPGA設(shè)計(jì)的復(fù)雜性，重點(diǎn)關(guān)注如何在提高可靠性的同時(shí)管理隨之...
2024-08-06 標(biāo)簽：FPGAFPGA設(shè)計(jì)可編程邏輯門陣列 463 0
基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)
近年來，信息安全應(yīng)用于生活中的各個(gè)領(lǐng)域.在光通信系統(tǒng)中，往往對速率有著較高的追求。其中對光模塊，光纖通信中的傳輸算法，傳輸?shù)哪Ｊ揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。
2024-05-10 標(biāo)簽：FPGA收發(fā)器FPGA設(shè)計(jì) 1741 0
使用Altera Interface Planner高效設(shè)計(jì)FPGA引腳布局
Altera Interface Planner 用于探索設(shè)備的外設(shè)架構(gòu)，并高效地分配接口。通過實(shí)時(shí)進(jìn)行擬合和合法性檢查，防止非法引腳分配。
2024-03-22 標(biāo)簽：pcbFPGA設(shè)計(jì)Altera 2553 0
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述
IP(Intelligent Property) 核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可...
2024-03-07 標(biāo)簽：FPGA設(shè)計(jì)寄存器EDA工具 1265 0
請問create_generated_clock該怎么使用呢？
FPGA設(shè)計(jì)中，生成時(shí)鐘分為兩大類：自動(dòng)生成時(shí)鐘和用戶生成時(shí)鐘。
2024-01-25 標(biāo)簽：FPGA設(shè)計(jì)PLL電路 2276 0
異步復(fù)位異步釋放會(huì)有什么問題？FPGA異步復(fù)位為什么要同步釋放呢？
一般來說，復(fù)位信號有效后會(huì)保持比較長一段時(shí)間，確保 register 被復(fù)位完成。但是復(fù)位信號釋放時(shí)，因?yàn)槠浜蜁r(shí)鐘是異步的關(guān)系，我們不知道它會(huì)在什么時(shí)刻被釋放。
2024-01-24 標(biāo)簽：FPGA設(shè)計(jì)狀態(tài)機(jī)FDR 1735 0
淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實(shí)例
對于FPGA調(diào)試，主要以Intel FPGA為例，在win10 Quartus ii 17.0環(huán)境下進(jìn)行仿真和調(diào)試，開發(fā)板類型EP4CE15F17。
2024-01-12 標(biāo)簽：FPGA設(shè)計(jì)寄存器狀態(tài)機(jī) 2562 0
在很久之前便陸續(xù)談過亞穩(wěn)態(tài)，F(xiàn)IFO，復(fù)位的設(shè)計(jì)。本次亦安做一個(gè)簡單的總結(jié)，從宏觀上給大家展示跨時(shí)鐘域的解決方案。
2024-01-08 標(biāo)簽：FPGA設(shè)計(jì)fifoCDC 906 0
對FPGA設(shè)計(jì)而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個(gè)數(shù)，而不是邏輯級數(shù)。
2023-12-27 標(biāo)簽：FPGA設(shè)計(jì)LUT 712 0
FPGA設(shè)計(jì)技巧—多時(shí)鐘域和異步信號處理解決方案
有一個(gè)有趣的現(xiàn)象，眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域。
2023-12-22 標(biāo)簽：FPGA設(shè)計(jì)信號處理同步器 1546 0
3
1
FPGA系統(tǒng)設(shè)計(jì)中，如果用兩個(gè)FPGA工作，應(yīng)該如何設(shè)計(jì)兩片之間的通信？
標(biāo)簽：FPGA設(shè)計(jì)時(shí)鐘FPGA系統(tǒng) 3613 3
2
4
基于 NVMe 接口的帶 exFAT 文件系統(tǒng)的高速存儲(chǔ) FPGA IP 核演示
標(biāo)簽：FPGAFPGA設(shè)計(jì)FPGA開發(fā) 15803 2
BananaPi BPI-F2S FPGA開發(fā)平臺(tái)硬件原理圖立即下載
類別：電子資料 2022-08-31 標(biāo)簽：FPGA設(shè)計(jì)嵌入式系統(tǒng)FPGA開發(fā)板
Banana Pi BPI-F2S FPGA開發(fā)平臺(tái)實(shí)驗(yàn)手冊立即下載
類別：電子資料 2022-08-25 標(biāo)簽：fpgaFPGA設(shè)計(jì)嵌入式系統(tǒng)
基于omapl138開發(fā)板的國產(chǎn)FPGA端案例測試操作手冊立即下載
類別：電子資料 2022-08-25 標(biāo)簽：FPGA設(shè)計(jì)嵌入式主板核心板
類別：電子資料 2021-10-11 標(biāo)簽：FPGA設(shè)計(jì)華秋DFM
FPGA設(shè)計(jì)的8大重要知識(shí)點(diǎn)，你都get了嗎？立即下載
類別：嵌入式開發(fā) 2021-02-25 標(biāo)簽：FPGA設(shè)計(jì)
基于集成FPGA設(shè)計(jì)流程的優(yōu)化電機(jī)控制設(shè)計(jì)立即下載
類別：工控技術(shù) 2017-12-06 標(biāo)簽：fpgaFPGA設(shè)計(jì)電機(jī)控制
淺談怎樣選擇滿足FPGA設(shè)計(jì)需求的工藝立即下載
類別：FPGA/ASIC 2017-12-05 標(biāo)簽：fpgaFPGA設(shè)計(jì)finfet
基于FPGA設(shè)計(jì)LCD顯示控制器相關(guān)知識(shí)詳解立即下載
類別：顯示及光電 2017-12-01 標(biāo)簽：fpgaFPGA設(shè)計(jì)lcd
基于單圖像向?qū)V波器的整數(shù)FPGA設(shè)計(jì)結(jié)構(gòu)立即下載
類別：嵌入式技術(shù)論文 2017-11-22 標(biāo)簽：FPGA濾波器FPGA設(shè)計(jì)
如何有效地管理FPGA設(shè)計(jì)中的時(shí)序問題立即下載
類別：FPGA/ASIC 2017-01-14 標(biāo)簽：FPGA設(shè)計(jì)時(shí)序問題
高云EDA FPGA設(shè)計(jì)已通過ISO 26262和IEC 61508功能安全標(biāo)準(zhǔn)認(rèn)證
GOWIN中密度和低密度FPGA的高安全性和高可靠性促使汽車OEM將其設(shè)計(jì)用于視頻橋接、顯示驅(qū)動(dòng)和圖像信號處理等應(yīng)用中。
2024-04-30 標(biāo)簽：FPGA設(shè)計(jì)信號處理ADAS系統(tǒng) 687 0
AMD Vivado Design Suite 2023.2的優(yōu)勢
由于市場環(huán)境日益復(fù)雜、產(chǎn)品競爭日趨激烈，為了加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì)，硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AM...
2023-11-23 標(biāo)簽：fpgaamdFPGA設(shè)計(jì) 926 0
fpga跨時(shí)鐘域通信時(shí)，慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)？
fpga跨時(shí)鐘域通信時(shí)，慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)？ 在FPGA設(shè)計(jì)中，通常需要跨時(shí)鐘域進(jìn)行數(shù)據(jù)通信。跨時(shí)鐘域通信就是在不同的時(shí)鐘域之間傳輸數(shù)據(jù)...
2023-10-18 標(biāo)簽：FPGA設(shè)計(jì)fifo緩存器 1072 0
采用單芯片加密設(shè)計(jì)流程的PolarFire FPGA器件
安全當(dāng)前已成為各垂直市場所有設(shè)計(jì)的當(dāng)務(wù)之急。今天，有進(jìn)一步證據(jù)向系統(tǒng)架構(gòu)師和設(shè)計(jì)人員證明，使用Microchip Technology Inc.（美國微...
2023-09-05 標(biāo)簽：FPGA設(shè)計(jì)加速器單芯片 1311 0
高性能時(shí)鐘有哪些特點(diǎn) Xilinx 7系列時(shí)鐘管理技術(shù)解析
業(yè)界高端FPGA的卓越性能和高口碑聲譽(yù)都有哪些因素了?其中很重要的一個(gè)因素就是FPGA內(nèi)部豐富的時(shí)鐘資源使得FPGA在處理復(fù)雜時(shí)鐘結(jié)構(gòu)和時(shí)序要求的設(shè)...
2023-08-31 標(biāo)簽：fpgaFPGA設(shè)計(jì)Xilinx 885 0
建立一個(gè)基于FPGA的動(dòng)態(tài)圖片顯示基礎(chǔ)框架
前面我們設(shè)計(jì)了基于FPGA的靜態(tài)圖片顯示，并對一幅彩色圖片提取了灰度，學(xué)習(xí)了RGB轉(zhuǎn)Gray算法。
2023-07-08 標(biāo)簽：FPGA設(shè)計(jì)RAMRGB 827 0
? 這是筆者去年某個(gè)時(shí)間節(jié)點(diǎn)的感悟，由于工作繁忙，寫完后擱置一邊了。而對于“設(shè)計(jì)最優(yōu)化”這個(gè)議題，筆者也一直深感功力不夠，不敢多做闡釋。但是，不管怎樣，...
2023-06-25 標(biāo)簽：FPGA設(shè)計(jì)存儲(chǔ)器圖像處理 706 0
虹科干貨 | 如何測試與驗(yàn)證復(fù)雜的FPGA設(shè)計(jì)（3）——硬件測試
仿真和驗(yàn)證是開發(fā)任何高質(zhì)量的基于FPGA的RTL編碼過程的基礎(chǔ)。在前文中，我們介紹了面向?qū)嶓w/塊的仿真，并介紹了如何在虹科的IP核中執(zhí)行面向全局的仿真。...
2022-06-18 標(biāo)簽：FPGA設(shè)計(jì) 1289 0
為何TI的GPMC并口，更常被用于連接FPGA、ADC？我給出3個(gè)理由
1GPMC并口簡介GPMC(GeneralPurposeMemoryController)是TI處理器特有的通用存儲(chǔ)器控制器接口，是AM335x、AM4...
2022-05-27 標(biāo)簽：armFPGA設(shè)計(jì)嵌入式主板 1314 0
熱分析的最終目標(biāo)是要使得整個(gè)系統(tǒng)能夠穩(wěn)定地運(yùn)行，特別是保證芯片的結(jié)溫不能超過安全閾值。如果無法保證這一點(diǎn)，那么FPGA芯片在性能指標(biāo)、可靠性、使用壽命等...
2022-11-24 標(biāo)簽：FPGA設(shè)計(jì)低功耗焊盤 1501 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
