淺析基于FPGA的非線性濾波

設r為處理窗口半徑，I(x,y)為輸入像素值，g(x,y)為輸出像素值

2023-07-03 標簽：濾波器C++語言FIFO存儲 658 0

在Vivado中使用邏輯分析儀ILA的過程

FPGA綜合出來的電路都在芯片內部，基本上是沒法用示波器或者邏輯分析儀器去測量信號的，所以xilinx等廠家就發明了內置的邏輯分析儀。

2023-06-29 標簽：示波器D觸發器邏輯分析儀 6066 0

Clock Domain Crossing跨時鐘域檢查

如今典型的SOC 芯片都功能復雜、接口豐富，在眾多復雜功能中不可能所有功能都同時工作，為了能耗，大多數SOC 芯片都會切分成多個電壓域

2023-06-28 標簽：寄存器SoC芯片RTL 1988 0

處理器基礎抱佛腳-存儲器部分

存儲器是用來進行數據存儲的（指令也是一種數據），按使用類型可分為只讀存儲器ROM(Read Only Memory)和隨機訪問存儲器RAM(Random...

2023-06-27 標簽：處理器存儲器DRAM芯片 861 0

在valid ready協議中對ready進行timing修復打拍的方法

首先將把目標設計想象成一個黑盒子,如圖1所示，我們的目標是將READY_DOWN通過打拍的方法獲得時序優化。

2023-06-27 標簽：寄存器AXI總線FIFO存儲 1567 0

芯片性能小談—時間并行

眾所周知，評估一顆芯片的好壞，PPA(performance，power，area)是最重要的指標之一。

2023-06-27 標簽：以太網多核處理器AXI總線 2222 1

探討兩種時鐘同步的總線電路方案

高速數字電路模塊通常以同步(synchronous)電路的形式實現，它們由一個或者多個時鐘驅動（觸發）。

2023-06-27 標簽：寄存器連接器同步電路 2463 0

跨時鐘域信號該如何處理呢？

跨時鐘域是如何產生的呢？現在的芯片（比如SOC，片上系統）集成度和復雜度越來越高，通常一顆芯片上會有許多不同的信號工作在不同的時鐘頻率下。

2023-06-27 標簽：IC設計SoC系統同步器 1745 0

圖像流AXI-Stream生成BMP文件的實現思路

在實現上，由于bmp除去文件頭后也只是把圖像流數據按順序放而已

2023-06-27 標簽：仿真器計數器BMP 1399 0

同步FIFO設計詳解及代碼分享

FIFO （先入先出, First In First Out ）存儲器，在 FPGA 和數字 IC 設計中非常常用。 根據接入的時鐘信號，可以分為同步 ...

2023-06-27 標簽：fpga存儲器IC設計 2496 0

FIFO的結構與深度計算介紹

在IC設計中，模塊與模塊之間的通信設計中，多時鐘的情況已經不可避免；數據在不同時鐘域之間的傳輸很容易引起亞穩態；異步FIFO就是一種簡單、快捷的解決方案。

2023-06-27 標簽：單片機IC設計FIFO存儲 4660 0

FreeRTOS-STM32操作系統

在單片機的Helloworld程序中(讓LED實現閃爍)的過程中，常常用到了延時，在這個延時過程中CPU相當于什么事情都沒干，當然這只是個實現電平翻轉的...

2023-06-21 標簽：ARM處理器FreeRTOSFIFO存儲 2642 0

Xilinx FPGA AXI4總線（二）用實例介紹5個讀寫通道

AXI4協議是一個點對點的主從接口協議，數據可以同時在主機（Master）和從機（Slave）之間**雙向** **傳輸** ，且數據傳輸大小可以不同。

2023-06-21 標簽：FPGA設計FIFO存儲BRAM 3778 0

講解幾點關于FIFO IP核使用時的注意事項

FIFO？還是FIFO IP核？這也需要寫總結嗎？太容易了吧。如果我是一個正在處于面試找工作中的年輕人，肯定關注的是如何手撕FIFO，這也是當時校招時候...

2023-06-21 標簽：FPGA設計寄存器RAM 1851 0

控制信號從慢時鐘域到快時鐘域快遞時會存在什么問題呢？

控制交互信號用于作為控制指示信號，比如當某個電路模塊有數據輸入端口data，但是電路不可能每個時鐘周期都對端口輸入的數據做處理，那一般上一級電路會同時給...

2023-06-21 標簽：RAM狀態機FIFO存儲 1054 0

從鎖存器角度看亞穩態發生的原因及方案簡單分析

發生亞穩態的原因是信號在傳輸的過程中不能滿足觸發器的建立時間和保持時間。

2023-06-20 標簽：鎖存器觸發器FIFO存儲 1554 0

FIFO IP核報Memory Collision Error on RAMB36E1解決方案

以前很少用到仿真，這次在仿真的過程中，遇到了某個警告，于是轉過頭又去研究了FIFO中的Safety Circuit的作用。

2023-06-19 標簽：FPGA設計RAMFIFO存儲 2174 0