完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
標簽 > fifo
First Input First Output的縮寫，先入先出隊列，這是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令。
在計算機中，先入先出隊列是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令（指令就是計算機在響應用戶操作的程序代碼，對用戶而言是透明的）。如圖1所示，當CPU在某一時段來不及響應所有的指令時，指令就會被安排在FIFO隊列中，比如0號指令先進入隊列，接著是1號指令、2號指令……當CPU完成當前指令以后就會從隊列中取出0號指令先行執行，此時1號指令就會接替0號指令的位置，同樣，2號指令、3號指令……都會向前挪一個位置，這樣解釋大家清楚了吧？
First Input First Output的縮寫，先入先出隊列，這是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令。
FIFO簡介
在計算機中，先入先出隊列是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令（指令就是計算機在響應用戶操作的程序代碼，對用戶而言是透明的）。如圖1所示，當CPU在某一時段來不及響應所有的指令時，指令就會被安排在FIFO隊列中，比如0號指令先進入隊列，接著是1號指令、2號指令……當CPU完成當前指令以后就會從隊列中取出0號指令先行執行，此時1號指令就會接替0號指令的位置，同樣，2號指令、3號指令……都會向前挪一個位置，這樣解釋大家清楚了吧？
圖1 先進先出隊列FIFO是隊列機制中最簡單的，每個接口上都存在FIFO隊列，表面上看FIFO隊列并沒有提供什么QoS（Quality of Service，服務質量）保證，甚至很多人認為FIFO嚴格意義上不算做一種隊列技術，實則不然，FIFO是其它隊列的基礎，FIFO也會影響到衡量QoS的關鍵指標：報文的丟棄、延時、抖動。既然只有一個隊列，自然不需要考慮如何對報文進行復雜的流量分類，也不用考慮下一個報文怎么拿、拿多少的問題，而且因為按順序取報文，FIFO無需對報文重新排序。簡化了這些實現其實也就提高了對報文時延的保證。FIFO關心的就是隊列長度問題，隊列長度會影響到時延、抖動、丟包率。因為隊列長度是有限的，有可能被填滿，這就涉及到該機制的丟棄原則。常見的一個丟棄原則叫做Tail Drop機制。簡單地說就是該隊列如果已經滿了，那么后續進入的報文被丟棄，而沒有什么機制來保證后續的報文可以擠掉已經在隊列內的報文。在這種機制中，如果定義了較長的隊列長度，那么隊列不容易填滿，被丟棄的報文也就少了，但是隊列長度太長了會出現時延的問題，一般情況下時延的增加會導致抖動也增加。如果定義了較短的隊列，時延的問題可以得到解決，但是發生Tail Drop的報文就變多了。
FIFO隊列原理簡述
FIFO隊列不對報文進行分類，當報文進入接口的速度大于接口能發送的速度時，FIFO按報文到達接口的先后順序讓報文進入隊列，同時，FIFO在隊列的出口讓報文按進隊的順序出隊，先進的報文將先出隊，后進的報文將后出隊。FIFO隊列具有處理簡單，開銷小的優點。但FIFO不區分報文類型，采用盡力而為的轉發模式，使對時間敏感的實時應用（如VoIP）的延遲得不到保證，關鍵業務的帶寬也不能得到保證。
使用FIFO
FIFO一般用于不同時鐘域之間的數據傳輸，比如FIFO的一端是AD數據采集，另一端是計算機的PCI總線，假設其AD采集的速率為16位 100K SPS，那么每秒的數據量為100K×16bit=1.6Mbps，而PCI總線的速度為33MHz，總線寬度32bit，其最大傳輸速率為1056Mbps，在兩個不同的時鐘域間就可以采用FIFO來作為數據緩沖。另外對于不同寬度的數據接口也可以用FIFO，例如單片機位8位數據輸出，而DSP可能是16位數據輸入，在單片機與DSP連接時就可以使用FIFO來達到數據匹配的目的。
重要參數
FIFO的寬度：也就是英文資料里常看到的THE WIDTH，它指的是FIFO一次讀寫操作的數據位，就像MCU有8位和16位，ARM32位等等，FIFO的寬度在單片成品IC中是固定的，也有可選擇的，如果用FPGA自己實現一個FIFO，其數據位，也就是寬度是可以自己定義的。
FIFO的深度：THE DEEPTH，它指的是FIFO可以存儲多少個N位的數據（如果寬度為N）。如一個8位的FIFO，若深度為8，它可以存儲8個8位的數據，深度為12 ，就可以存儲12個8位的數據，FIFO的深度可大可小，個人認為FIFO深度的計算并無一個固定的公式。在FIFO實際工作中，其數據的滿/空標志可以控制數據的繼續寫入或讀出。在一個具體的應用中不可能由一些參數精確算出所需的FIFO深度為多少，這在寫速度大于讀速度的理想狀態下是可行的，但在實際中用到的FIFO深度往往要大于計算值。一般來說根據電路的具體情況，在兼顧系統性能和FIFO成本的情況下估算一個大概的寬度和深度就可以了。而對于寫速度慢于讀速度的應用，FIFO的深度要根據讀出的數據結構和讀出數據由那些具體的要求來確定。
滿標志：FIFO已滿或將要滿時由FIFO的狀態電路送出的一個信號，以阻止FIFO的寫操作繼續向FIFO中寫數據而造成溢出（overflow）。
空標志：FIFO已空或將要空時由FIFO的狀態電路送出的一個信號，以阻止FIFO的讀操作繼續從FIFO中讀出數據而造成無效數據的讀出（underflow）。
讀時鐘：讀操作所遵循的時鐘，在每個時鐘沿來臨時讀數據。
寫時鐘：寫操作所遵循的時鐘，在每個時鐘沿來臨時寫數據。
讀指針：指向下一個讀出地址。讀完后自動加1。
寫指針：指向下一個要寫入的地址的，寫完自動加1。
讀寫指針其實就是讀寫的地址，只不過這個地址不能任意選擇，而是連續的。
4．FIFO的分類
根據FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發生讀寫操作。異步FIFO是指讀寫時鐘不一致，讀寫時鐘是互相獨立的。
5．FIFO設計的難點
FIFO設計的難點在于怎樣判斷FIFO的空/滿狀態。為了保證數據正確的寫入或讀出，而不發生溢出或讀空的狀態出現，必須保證FIFO在滿的情況下，不能進行寫操作。在空的狀態下不能進行讀操作。怎樣判斷FIFO的滿/空就成了FIFO設計的核心問題。由于同步FIFO幾乎很少用到，這里只描述異步FIFO的空/滿標志產生問題。
在用到觸發器的設計中，不可避免的會遇到亞穩態的問題（關于亞穩態這里不作介紹，可查看相關資料）。在涉及到觸發器的電路中，亞穩態無法徹底消除，只能想辦法將其發生的概率將到最低。其中的一個方法就是使用格雷碼。格雷碼在相鄰的兩個碼元之間只由一位變換（二進制碼在很多情況下是很多碼元在同時變化）。這就會避免計數器與時鐘同步的時候發生亞穩態現象。但是格雷碼有個缺點就是只能定義2^n的深度，而不能像二進制碼那樣隨意的定義FIFO的深度，因為格雷碼必須循環一個2^n，否則就不能保證兩個相鄰碼元之間相差一位的條件，因此也就不是真正的格雷碼了。第二就是使用冗余的觸發器，假設一個觸發器發生亞穩態的概率為P，那么兩個級聯的觸發器發生亞穩態的概率就為P的平方。但這會導致延時的增加。亞穩態的發生會使得FIFO出現錯誤，讀/寫時鐘采樣的地址指針會與真實的值之間不同，這就導致寫入或讀出的地址錯誤。由于考慮延時的作用，空/滿標志的產生并不一定出現在FIFO真的空/滿時才出現。可能FIFO還未空/滿時就出現了空/滿標志。這并沒有什么不好，只要保證FIFO不出現overflow or underflow 就OK了。
很多關于FIFO的文章其實討論的都是空/滿標志的不同算法問題。
在Vijay A. Nebhrajani的《異步FIFO結構》一文中，作者提出了兩個關于FIFO空/滿標志的算法。
第一個算法：構造一個指針寬度為N+1，深度為2^N字節的FIFO（為方便比較，將格雷碼指針轉換為二進制指針）。當指針的二進制碼中最高位不一致而其它N位都相等時，FIFO為滿（在Clifford E. Cummings的文章中以格雷碼表示是前兩位均不相同，而后兩位LSB相同為滿，這與換成二進制表示的MSB不同其他相同為滿是一樣的）。當指針完全相等時，FIFO為空。這也許不容易看出，舉個例子說明一下：一個深度為8字節的FIFO怎樣工作（使用已轉換為二進制的指針）。FIFO_WIDTH=8，FIFO_DEPTH= 2^N = 8，N = 3，指針寬度為N+1=4。起初rd_ptr_bin和wr_ptr_bin均為“0000”。此時FIFO中寫入8個字節的數據。wr_ptr_bin =“1000”，rd_ptr_bin=“0000”。當然，這就是滿條件。現在，假設執行了8次的讀操作，使得rd_ptr_bin =“1000”，這就是空條件。另外的8次寫操作將使wr_ptr_bin 等于“0000”，但rd_ptr_bin 仍然等于“1000”，因此FIFO為滿條件。
顯然起始指針無需為“0000”。假設它為“0100”，并且FIFO為空，那么8個字節會使wr_ptr_bin =“1100”，， rd_ptr_bin 仍然為“0100”。這又說明FIFO為滿。
在Vijay A. Nebhrajani的這篇《異步FIFO結構》文章中說明了怎樣運用格雷碼來設置空滿的條件，但沒有說清為什么深度為8的FIFO其讀寫指針要用3+1位的格雷碼來實現，而3+1位的格雷碼可以表示16位的深度，而真實的FIFO只有8位，這是怎么回事？而這個問題在Clifford E. Cummings的文章中得以解釋。三位格雷碼可表示8位的深度，若在加一位最為MSB，則這一位加其他三位組成的格雷碼并不代表新的地址，也就是說格雷碼的0100表示表示7，而1100仍然表示7，只不過格雷碼在經過一個以0位MSB的循環后進入一個以1為MSB的循環，然后又進入一個以0位MSB的循環，其他的三位碼仍然是格雷碼，但這就帶來一個問題，在0100的循環完成后，進入1000，他們之間有兩位發生了變換，而不是1位，所以增加一位MSB的做法使得該碼在兩處：0100~1000，1100~0000有兩位碼元發生變化，故該碼以不是真正的格雷碼。增加的MSB是為了實現空滿標志的計算。Vijay A. Nebhrajani的文章用格雷碼轉二進制，再轉格雷碼的情況下提出空滿條件，僅過兩次轉換，而Clifford E. Cummings的文章中直接在格雷碼條件下得出空滿條件。其實二者是一樣的，只是實現方式不同罷了。
第二種算法：Clifford E. Cummings的文章中提到的STYLE#2。它將FIFO地址分成了4部分，每部分分別用高兩位的MSB 00 、01、 11、 10決定FIFO是否為going full 或going empty （即將滿或空）。如果寫指針的高兩位MSB小于讀指針的高兩位MSB則FIFO為“幾乎滿”，
若寫指針的高兩位MSB大于讀指針的高兩位MSB則FIFO為“幾乎空”。
在Vijay A. Nebhrajani的《異步FIFO結構》第三部分的文章中也提到了一種方法，那就是方向標志與門限。設定了FIFO容量的75%作為上限，設定FIFO容量的25%為下限。當方向標志超過門限便輸出滿/空標志，這與Clifford E. Cummings的文章中提到的STYLE #2可謂是異曲同工。他們都屬于保守的空滿判斷。其實這時輸出空滿標志FIFO并不一定真的空/滿。
說到此，我們已經清楚地看到，FIFO設計最關鍵的就是產生空/滿標志的算法的不同產生了不同的FIFO。但無論是精確的空滿還是保守的空滿都是為了保證FIFO工作的可靠。
本文主要介紹了fifo存儲器芯片型號有哪些？FIFO存儲器是系統的緩沖環節，如果沒有FIFO存儲器，整個系統就不可能正常工作，它主要有幾方面的功能：1）...
fifo先入先出隊列，這是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令。即先進先出隊列。在超市購物之后會提著我們滿滿的購物車來...
在單片機應用系統中，由于圖像采集速度、程序存儲器和數據存儲器的尋址空間的限制，要完整存儲30 fps、640480像素大小的一幅圖像是相當困難的。本文運...
C語言是一門通用計算機編程語言，應用廣泛。C語言的設計目標是提供一種能以簡易的方式編譯、處理低級存儲器、產生少量的機器碼以及不需要任何運行環境支持便能運...
FIFO隊列有兩個位置指示指針。一個是寫指針，指向隊列的第一個存儲單元。一個讀指針，指向隊列的最后一個存儲單元。當有寫命令的時候，數據寫入寫指針指向的存...
【紫光同創國產FPGA教程】【第二十七章】千兆以太網視頻傳輸實驗
本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處（ http://www. alinx.com ...
一般而言，處理跨時鐘域的方法有這么幾種（大家在網上也都能找到資料，這些資料大都來自幾篇經典的論文，中文方面的資料大都是翻譯過著理解這幾篇論文而來）：少量...
FIFO（ First In First Out）簡單說就是指先進先出。由于微電子技術的飛速發展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來...
擁塞管理是指網絡在發生擁塞時，如何進行管理和控制。FIFO隊列不對報文進行分類，按報文到達接口的先后順序讓報文進入隊列，采用盡力而為的轉發模式，PQ隊列...
1MCU有串口外設的話，在加上電平轉換芯片，如MAX232、SP3485就是RS232和RS485接口了。
First Input First Output的縮寫，先入先出隊列，這是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令。是一種...
MPU-6000（6050）為全球首例整合性6軸運動處理組件，相較于多組件方案，免除了組合陀螺儀與加速器時間軸之差的問題，減少了大量的封裝空間。為什么F...
診斷報文：一般選擇配置成BASIC CAN類型（結合FIFO Buffer使用），因為診斷報文的請求/響應不能錯序，需按照順序處理，且數據不能覆蓋；
First Input First Output的縮寫，先入先出隊列，這是一種傳統的按序執行方法，先進入的指令先完成并引退，跟著才執行第二條指令。在計算...
問題: 隨著NI的FPGA產品的廣泛使用，很多同事和客戶都碰到了一些FPGA編程時遇到的問題。由于FPGA不能實時調試，每次修改一點代碼之后都要編譯很長...
本文在探討傳統數據收發不足之后，介紹如何使用帶FIFO的串口來減少接收中斷次數，通過一種自定義通訊協議格式，給出幀打包方法；之后介紹一種特殊的串口數據發...
本文首先對異步 FIFO 設計的重點難點進行分析，最后給出詳細代碼。 一、FIFO簡單講解 FIFO的本質是RAM， 先進先出 重要參數：fifo深度（...
2017-11-15 標簽：fifo 8638 0
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設定不當帶來的數據不連續問題，結合LabVIEWFPGA的編程特點和DMA FIFO的工作原理...
FIFO是在FPGA設計中使用的非常頻繁，也是影響FPGA設計代碼穩定性以及效率等得關鍵因素。在數據連續讀取時，為了能不間斷的讀出數據而又不導致FIFO...
關于Video out IP和Video Timing Controller IP的介紹
本文對Video out IP和Video Timing Controller IP進行簡要介紹，為后文完成使用帶有HDMI接口的顯示器構建圖像視頻顯示...
換一批
編輯推薦廠商產品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯網 | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發電 | UPS | AR | 智能電網 | 國民技術 | Microchip |
| 開關電源 | 步進電機 | 無線充電 | LabVIEW | EMC | PLC | OLED | 單片機 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 藍牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太網 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 語音識別 | 萬用表 | CPLD | 耦合 | 電路仿真 | 電容濾波 | 保護電路 | 看門狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 閾值電壓 | UART | 機器學習 | TensorFlow |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
