AXI FIFO和AXI virtual FIFO兩個(gè)IP的使用方法

FIFO 是我們設(shè)計(jì)中常用的工具，因?yàn)樗鼈兪刮覀兡軌蛟谶M(jìn)行信號(hào)和圖像處理時(shí)緩沖數(shù)據(jù)。我們還使用異步FIFO來處理數(shù)據(jù)總線的時(shí)鐘域交叉問題。

2022-11-04 標(biāo)簽：fpgafifoAXI 5051 0

增強(qiáng)FIFO模式下的奇偶校驗(yàn)

自昊芯推出專題講解SCI串口通訊奇偶校驗(yàn)，分為兩期講解，上期主要講解標(biāo)準(zhǔn)SCI模式下的奇偶校驗(yàn)，本期主要講解增強(qiáng)FIFO模式下的奇偶校驗(yàn)。

2022-11-02 標(biāo)簽：cpu數(shù)據(jù)fifo 1112 0

異步FIFO之Verilog代碼實(shí)現(xiàn)案例

同步FIFO的意思是說FIFO的讀寫時(shí)鐘是同一個(gè)時(shí)鐘，不同于異步FIFO，異步FIFO的讀寫時(shí)鐘是完全異步的。同步FIFO的對(duì)外接口包括時(shí)鐘，清零，讀請...

2022-11-01 標(biāo)簽：dsp單片機(jī)fifo 1722 0

FPGA的同步信號(hào)和亞穩(wěn)態(tài)項(xiàng)目開發(fā)設(shè)計(jì)

讓我們從觸發(fā)器開始，所有觸發(fā)器都有一個(gè)圍繞活動(dòng)時(shí)鐘沿的建立（setup time）和保持窗口（hold time），在此期間數(shù)據(jù)不得更改。

2022-10-18 標(biāo)簽：fpgafifo觸發(fā)器 548 0

FPGA設(shè)計(jì)過程中常用的FIFO

無論何時(shí)，在復(fù)雜的 FPGA 設(shè)計(jì)過程中，都不可避免地需要在模塊之間發(fā)送數(shù)據(jù)，實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。

2022-09-20 標(biāo)簽：fpgaFPGA設(shè)計(jì)數(shù)據(jù) 2605 0

一文詳解FIFO處理機(jī)制

是First Input First Output的縮寫，先入先出隊(duì)列。

2022-09-14 標(biāo)簽：fifoFIRST串口 3720 0

利用同步fifo實(shí)現(xiàn)對(duì)輸入序列的檢測

今天繼續(xù)為大家解析聯(lián)發(fā)科技數(shù)字IC設(shè)計(jì)崗的筆試題。

2022-09-14 標(biāo)簽：fifoVerilogHDL 1158 0

FPGA學(xué)習(xí)-總結(jié)fifo設(shè)計(jì)中深度H的計(jì)算

對(duì)于fifo來說，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過小會(huì)影響功能，過大又浪費(fèi)資源。因此，總結(jié)下fifo設(shè)計(jì)中深度...

2022-08-29 標(biāo)簽：fpgafifo 1506 0

FIFO的閾值如何設(shè)置

FIFO是First in First out 的縮寫，一般是由寄存器reg或者ram搭起來的，相對(duì)于普通存儲(chǔ)器而言，F(xiàn)IFO沒有地址可操作的地址總線，...

2022-08-19 標(biāo)簽：寄存器數(shù)據(jù)fifo 2823 0

FIFO的使用介紹

FIFO的使用非常廣泛，一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸，或者用于不同數(shù)據(jù)寬度之間的數(shù)據(jù)匹配。在實(shí)際的工程應(yīng)用，可以根據(jù)需要自己寫FIFO。不考慮資源的...

2022-08-14 標(biāo)簽：數(shù)據(jù)傳輸fifoSoC芯片 5334 0

FIFO隊(duì)列原理簡述

FIFO是隊(duì)列機(jī)制中最簡單的，每個(gè)接口上只有一個(gè)FIFO隊(duì)列，表面上看FIFO隊(duì)列并沒有提供什么QoS保證，甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊(duì)...

2022-07-10 標(biāo)簽：存儲(chǔ)器數(shù)據(jù)采集fifo 1703 0

FIFO最小深度計(jì)算的方法

由于平時(shí)我們工作中，F(xiàn)IFO都是直接調(diào)用IP核，對(duì)于FIFO深度選擇并沒有很在意，而在筆試面試過程中，經(jīng)常被問及的問題之一就是如何計(jì)算FIFO深度。

2022-07-03 標(biāo)簽：數(shù)據(jù)fifo計(jì)算 2794 0

抓取SEM IP的串口log的詳細(xì)步驟

SEM IP在上板調(diào)試過程中有時(shí)會(huì)出現(xiàn)一些錯(cuò)誤，比如無法執(zhí)行IP的插錯(cuò)糾錯(cuò)功能，或者自身的初始化無法完成等等，需要對(duì)SEM IP本身進(jìn)行調(diào)試定位。我們最...

2022-05-12 標(biāo)簽：賽靈思fifo串口 6099 0

異步FIFO設(shè)計(jì)原理及應(yīng)用需要分析

在大規(guī)模ASIC或FPGA設(shè)計(jì)中，多時(shí)鐘系統(tǒng)往往是不可避免的，這樣就產(chǎn)生了不同時(shí)鐘域數(shù)據(jù)傳輸?shù)膯栴}，其中一個(gè)比較好的解決方案就是使用異步FIFO來作不同...

2022-03-09 標(biāo)簽：fpgaasicfifo 2809 0

針對(duì)LSTM實(shí)現(xiàn)硬件加速的稀疏化案例分析

本文介紹稀疏LSTM的硬件架構(gòu)，一種是細(xì)粒度稀疏化，權(quán)重參數(shù)分布隨機(jī)，另外一種是bank-balance稀疏化。 1. 文章結(jié)構(gòu) Long-short ...

2020-11-29 標(biāo)簽：FPGAfifo硬件加速 3284 0