完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12361個(gè) 瀏覽:605531次 帖子:7745個(gè)
多分辨率圖像實(shí)時(shí)采集系統(tǒng)的FPGA邏輯設(shè)計(jì)
摘要:提出了一種基于FPGA的實(shí)時(shí)、多分辨率圖像采集系統(tǒng)的控制邏輯設(shè)計(jì)方案;并對(duì)其中的圖像數(shù)據(jù)預(yù)處理和幀存乒乓刷新機(jī)制這兩個(gè)關(guān)鍵技術(shù)進(jìn)行了闡述;為了
2009-06-20 標(biāo)簽:FPGA 539 0
基于FPGA的快速并行FFT及其在空間太陽(yáng)望遠(yuǎn)鏡圖像鎖定系統(tǒng)
摘要:在空間太陽(yáng)望遠(yuǎn)鏡的在軌高速數(shù)據(jù)處理中,運(yùn)算時(shí)間是影響系統(tǒng)性能的重要環(huán)節(jié)之一。利用FPGA豐富的邏輯單元實(shí)現(xiàn)快速傅里葉變換(FFT),解決 了在軌實(shí)時(shí)
多分辨率圖像實(shí)時(shí)采集系統(tǒng)的FPGA邏輯設(shè)計(jì)
摘要:提出了一種基于FPGA的實(shí)時(shí)、多分辨率圖像采集系統(tǒng)的控制邏輯設(shè)計(jì)方案;并對(duì)其中的圖像數(shù)據(jù)預(yù)處理和幀存乒乓刷新機(jī)制這兩個(gè)關(guān)鍵技術(shù)進(jìn)行了闡述;為了
2009-06-20 標(biāo)簽:FPGA 584 0
摘要: 分析了傳統(tǒng)電子穩(wěn)像平臺(tái)的缺陷,研究并設(shè)計(jì)了基于FPGA的專(zhuān)用平臺(tái)。針對(duì)該平臺(tái)研制過(guò)程中所涉及的一些關(guān)鍵問(wèn)題進(jìn)行了詳盡的分析與探討,給出了可行的
2009-06-20 標(biāo)簽:FPGA 453 0
JPEG2000中嵌入式塊編碼的FPGA設(shè)計(jì)
摘要: 為了使JPEG2000能應(yīng)用到便攜產(chǎn)品中,采用了高效存儲(chǔ)結(jié)構(gòu)的硬件實(shí)現(xiàn)方案,并設(shè)計(jì)了相應(yīng)的寄存器組和控制邏輯。仿真結(jié)果表明所設(shè)計(jì)所設(shè)計(jì)的編碼器能夠在0
2009-06-20 標(biāo)簽:fpga 686 0
DSP FPGA實(shí)時(shí)信號(hào)處理系統(tǒng)
摘要:簡(jiǎn)要敘述了常用的信號(hào)處理系統(tǒng)的類(lèi)型與處理機(jī)結(jié)構(gòu),介紹了正逐步得到廣泛應(yīng)用的DSP+FPGA處理機(jī)結(jié)構(gòu),在此基礎(chǔ)上提出了一種實(shí)時(shí)信號(hào)處理的線性流水陣列,
引言 DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算...
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)
.引言DFT及其快速算法FFT是信號(hào)處理領(lǐng)域的核心組成部分。FFT算法多種多樣,按數(shù)據(jù)組合方式不同一般分時(shí)域和頻域,按數(shù)據(jù)抽取方式的不同又可分為基2,基...
基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)
摘要: 介紹了利用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出...
2009-06-20 標(biāo)簽:FPGA 796 0
摘要:在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上,描述了用FPGA實(shí)現(xiàn)FFT的方法,并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
2009-06-20 標(biāo)簽:FPGA 1125 0
摘要:采用FPGA實(shí)現(xiàn)四階IIR數(shù)字濾波器,通過(guò)兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB,阻帶衰減大于32dB。
2009-06-20 標(biāo)簽:FPGA 2726 0
數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)
摘 要:隨著網(wǎng)絡(luò)的迅速發(fā)展,信息安全越來(lái)越重要,信息認(rèn)證是驗(yàn)證收到信息來(lái)源和內(nèi)容的基本技術(shù)。常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼,
2009-06-20 標(biāo)簽:fpga 1702 0
數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
摘要: 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn),給出了用ACEX 1K系列器件EP1K10TC144-1實(shí)現(xiàn)數(shù)字頻...
2009-06-20 標(biāo)簽:FPGA 964 0
利用FPGA技術(shù)實(shí)現(xiàn)數(shù)字通信中的交織器和解交織器
摘要:介紹用FPGA實(shí)現(xiàn)數(shù)字通信中的交、解交織器的一種比較通用的方案,詳細(xì)說(shuō)明了設(shè)計(jì)中的一些問(wèn)題及解決辦法。還介紹了一種實(shí)現(xiàn)FPGA中信號(hào)延時(shí)的方法。
2009-06-20 標(biāo)簽:FPGA 1335 0
用FPGA設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器
本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例,介紹利用FPGA設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法,說(shuō)明執(zhí)行分布式計(jì)算時(shí)FPGA比DSP的優(yōu)越之處。 ...
2009-06-20 標(biāo)簽:FPGA 727 0
FPGA在多進(jìn)制正交擴(kuò)頻通信系統(tǒng)中的應(yīng)用
摘 要: 討論了高速無(wú)線分組網(wǎng)絡(luò)中多進(jìn)制正交擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),其中在系統(tǒng)核心部分的擴(kuò)頻編碼調(diào)制和解調(diào)等很多功能都由FPGA來(lái)完成,并對(duì)此進(jìn)行了詳...
2009-06-20 標(biāo)簽:FPGA 1094 0
同步數(shù)字體制(SDH)數(shù)字交叉連接(SDXC)矩陣的設(shè)計(jì)原理
要:介紹了一種基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)的同步數(shù)字體制(SDH)數(shù)字交叉連接(SDXC)矩陣的設(shè)計(jì)原理,該矩陣可以實(shí)現(xiàn)2條STM-1輸入信號(hào)中1...
基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)
摘要:介紹了利用Altera的FPGA器件(ACEX EP1K50)實(shí)現(xiàn)直接數(shù)字頻率合成器的工作原理、設(shè)計(jì)思想、電路結(jié)構(gòu)和改進(jìn)優(yōu)化方法。 關(guān)鍵詞:直接數(shù)字
2009-06-20 標(biāo)簽:FPGA 683 0
基于模糊控制的遲早門(mén)同步器及其FPGA實(shí)現(xiàn)
摘要:介紹了遲早門(mén)同步器的基本工作原理,提出了在遲早門(mén)同步器中引入模糊邏輯控制獲得較小相位抖動(dòng)的方法,給出了遲早門(mén)同步器在FPGA上的
2009-06-20 標(biāo)簽:FPGA 836 0
自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)
摘要: 在簡(jiǎn)單介紹算術(shù)編碼和自適應(yīng)算術(shù)編碼的基礎(chǔ)上,介紹了利用FPGA器件并通過(guò)VHDL語(yǔ)言描述實(shí)現(xiàn)自適應(yīng)算術(shù)編碼的過(guò)程。整個(gè)編碼系統(tǒng)在LTERA公司的...
2009-06-20 標(biāo)簽:FPGA 1157 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |