完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:379個 瀏覽:135207次 帖子:513個
ADI提供的產(chǎn)品可服務(wù)於從位元到天線陣列的完整5G基地臺信號鏈——包括升頻轉(zhuǎn)換器、降頻轉(zhuǎn)換器、PLL頻率合成器、開關(guān)、波束合成、LNA和PA。所有產(chǎn)品都...
本視頻對ADI公司的高性能RF PLL和PLL VCO進(jìn)行了簡要介紹,展示我們在頻率范圍、帶寬、低相位噪音和低功率雜散方面的技術(shù)進(jìn)步,涵蓋所有市場和應(yīng)用領(lǐng)域。
全數(shù)字鎖相環(huán) (ADPLL)設(shè)計
PLL電路的特性由環(huán)路濾波器決定,因此設(shè)計PLL電路時,將其深刻理解為負(fù)反饋電路非常重要,穩(wěn)定的PLL電路的環(huán)路濾波器的設(shè)計方法是PLL設(shè)計的精髓。
大普通信新推出的高性能PLL芯片,支持任一頻率轉(zhuǎn)換及多路輸入輸出
PLL的最大意義,就是支持任一頻率變換和多路輸入輸出。邱文才解釋道,對于通信應(yīng)用來說,由于歷史延續(xù)性使得接口種類眾多,這是由于設(shè)備商為了節(jié)約成本,大多數(shù)...
2018-06-19 標(biāo)簽:pll通信網(wǎng)絡(luò) 7667 0
ADI公司集成VCO的PLL頻率合成器改善基站性能和無線服務(wù)質(zhì)量
中國,北京—Analog Devices, Inc.,全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商,最近推出一款集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率...
Mouser備貨Analog Devices公司最高頻率PLL
Mouser Electronics備貨由Analog Devices推出的業(yè)界最高頻率PLL合成器。 ADI ADF41020微波PLL合成器旨在改...
2013-07-04 標(biāo)簽:PLL貿(mào)澤電子Analog Devices 1288 0
設(shè)計中還需要半定制化時鐘和可編程時鐘以提升系統(tǒng)的性能和設(shè)計靈活性。這些應(yīng)用趨勢對時鐘產(chǎn)生技術(shù)及頻率元件提出了更高的要求,市場迫切需要能夠滿足上述需求的完...
在開始查找PLL的最佳配置之前,需要考慮的是如何才能為PLL找到配置。具體而言,我們應(yīng)找到PLL針對給定參考振蕩器和所需輸出頻率所使用的所有可行配置。只...
ADI推出4GHz PLL合成器具領(lǐng)先相位雜訊性能
美商亞德諾公司(ADI)發(fā)表一款具備領(lǐng)先的相位雜訊性能的PLL 合成器。從受到廣泛使用的4GHz ADF 4153 fractional-N(分?jǐn)?shù)N )...
現(xiàn)今的FPGA設(shè)計大多采用時序邏輯,需要時鐘網(wǎng)絡(luò)才能工作,通常情況下,時鐘通過外部晶體振蕩器產(chǎn)生。雖然大多數(shù)情況下使用外部晶振是最好的選擇。然而,石英晶...
本設(shè)計思想中的簡單電路給出了一個傳統(tǒng)模擬鎖相環(huán)的基礎(chǔ)特性,但電路中除了基準(zhǔn)振蕩器以外,沒有其它的模擬元件。雖然其它可用的數(shù)字PLL,包括那些采用加/減計...
ADI發(fā)布相位噪聲性能的PLL頻率合成器ADF4153A
Analog Devices, Inc.(ADI),最近發(fā)布了一款提供領(lǐng)先相位噪聲性能的PLL頻率合成器ADF4153A。
麥瑞半導(dǎo)體發(fā)布新型可高度配置的雙鎖相環(huán)(PLL)時脈發(fā)生器
麥瑞半導(dǎo)體公司(Micrel Inc.)發(fā)佈了新型可高度配置的雙鎖相環(huán)(PLL)時脈產(chǎn)發(fā)生器系列產(chǎn)品,優(yōu)化了超低抖動、超強串?dāng)_隔離和增強型電源雜訊抑制。
2012-10-31 標(biāo)簽:鎖相環(huán)PLL麥瑞半導(dǎo)體 1381 0
ADI推出新款PLL頻率合成器ADF4151和ADF4196
ADI最近推出兩款新的PLL頻率合成器ADF4151和ADF4196,這些器件能夠提供最大的靈活性和最佳的相位噪聲性能,可簡化多種應(yīng)用的設(shè)計
本文介紹了以8098單片機作主控單元的大功率直流電源,該系統(tǒng)中采用WATCHDOG的抗干擾技術(shù)和鎖相環(huán)(PLL)控制原理,文章闡述了電力系統(tǒng)根據(jù)現(xiàn)場情況...
鎖相環(huán)(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機或發(fā)射機中,主要提供"本振"(LO)功能;也可用于時鐘信號分配和降噪,而且越來越...
高性能鎖相回路(PLL)的單芯片時鐘IC Si5374和Si5375
Si5374和Si5375是業(yè)界第一款集成了四個獨立高性能鎖相回路(PLL)的單芯片時鐘IC,它所提供的PLL集成是其它競爭解決方案的兩倍,抖動則低了40%。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |