該信號處理模塊符合VME標準，采用6U雙高板結構，模塊內部硬件實現(xiàn)上可劃分為四級總線結構，分別是局部總線、全局總線、PCI總線以及VME總線。在局部總線上的資源有：SBRAM、SDRAM及雙向FIFO;全局總線上的資源有：PCI總線接口、SRAM、FLASH;PCI總線上的資源有：RaceWay接口、 HOST？PCI的橋、PCI？VME的橋以及PCI？DSP的橋;VME總線上的資源有：

　　VME總線接口。

　　2.1 存儲系統(tǒng)設計

　　信號處理模塊的存儲器空間包括：局部總線空間和全局總線空間。局部總線空間由局部控制寄存器空間、SBSRAM空間、SDRAM空間、FIFO空間、內部程序存儲器空間、內部數(shù)據(jù)存儲器空間和內部外設空間構成。全局總線空間由全局FLASH空間、全局SRAM空間、全局總線控制寄存器空間和PCI 接口空間構成。

　　EMIF是外部存儲器和TMS320C6701片內各功能單元的接口，DSP訪問片外存儲器時必須通過EMIF。

　　EMIF具有很強的接口能力，其數(shù)據(jù)總線寬度為32b，可尋址空間為4GB，可以與目前幾乎所有類型的存儲器直接接口，數(shù)據(jù)吞吐能力最高可達 667MB/s。EMIF支持的器件類型包括：同步突發(fā)靜態(tài)RAM（SBSRAM）、同步動態(tài)RAM（SDRAM）、異步器件（包括異步SRAM、ROM 和FLASH等），異步接口速度、時序可編程，可以配合不同的器件。

　　EMIF處理的外總線請求有四種來源：片內程序存儲器控制器發(fā)出的取指請求，片內數(shù)據(jù)存儲器控制器發(fā)出的數(shù)據(jù)存取請求，片內DMA控制器的請求，外部共享存儲器設備的控制器發(fā)出的請求。當同時有多個部分申請外總線時，由EMIF根據(jù)設置的優(yōu)先級進行仲裁，然后響應各個申請。一旦某個申請者根據(jù)優(yōu)先級獲得了處理權，這一處理權會一直保留到該申請者放棄請求或者是有更高優(yōu)先級的申請者提出申請，其間即便有新的申請出現(xiàn)，EMIF也不會受理。在新的申請開始得到處理之前，對于已經(jīng)獲得處理權的前一個申請者，其尚未完成的操作部分可以優(yōu)先繼續(xù)完成。

　　2.2 全局總線設計

　　模塊內全局總線可由4個DSP、PCI接口芯片中的任何一個來占用，全局總線仲裁電路的設計是該模塊設計中的一個要點。考慮到PCI接口是整個系統(tǒng)信息交換最重要的通道，它的利用率的高低直接決定了系統(tǒng)的性能，所以將其優(yōu)先權定為高，將DSP的優(yōu)先權定為低。DSP之間的仲裁采用輪轉優(yōu)先級仲裁算法。

　　DSP通過異步接口空間訪問全局總線，由于TMS320C6701的異步接口空間僅能夠提供4MB的地址空間，為了克服芯片的這個限制，采用頁面的機制擴充異步接口空間，使該空間最大可訪問的空間達到2GB。把DSP的EMIF提供4MB的異步接口空間分為兩部分，低2MB（即A21=0）用于訪問全局資源，高2MB用于訪問每個DSP的局部資源。采用這種DSP異步接口空間的劃分方法簡化并加快了譯碼。當復位時每個DSP的頁面寄存器都被置為 0×0000 0000，它會自動通過異步接口空間指向FLASH，實現(xiàn)自舉。當一個DSP獲得全局總線的訪問權后，由該DSP的頁面寄存器決定全局總線地址的高11位 （GA31:GA21），全局總線地址的低位（GA20:GA2）直接由該DSP驅動，GA1和GA0由譯碼得到。

　　通過以下計算公式可以計算頁面值和頁內偏移量：

　　頁面值=（全局總線上的地址&0XFFE00000）》21;頁內偏移量=（全局總線上的地址&0X001FFFFF）;軟件通過以上計算公式給出當前全局地址訪問的頁面值和頁內偏移量。頁面值決定高位地址（GLA21~GLA31），頁內偏移量決定于DSP的低位地址線 （EA2~EA20），這樣就將全局總線地址映射到DSP的物理空間CE0的全局總線空間內。

　　2.3 調試接口

　　JTAG是基于IEEE 1149.1標準的一種邊界掃描測試方式。TI公司為C6000系列DSP提供了JTAG端口支持，結合配套的仿真軟件可以訪問DSP的所有資源，包括片內寄存器以及所有的存儲器，從而提供了一個實時的硬件仿真與調試環(huán)境，便于開發(fā)人員進行系統(tǒng)軟件調試。

　　該信號處理模塊提供兩種方式的JTAG調試。一種方式是使用TI的XDS510仿真器和JTAG仿真協(xié)議給信號處理模塊下載程序，在軟件開發(fā)和調試時控制程序的執(zhí)行。另一種方式是使用TI的代碼編譯開發(fā)環(huán)境和Pentek的SwiftNet通信協(xié)議給信號處理模塊下載程序和進行調試。這兩種方式可通過一個選擇器進行選擇使用。

　　該信號處理板上有4片DSP，需要進行多處理器仿真調試，將DSP的JTAG端口和JTAG仿真器或JTAG控制器間以菊花鏈方式互連。JTAG調試接口電路如圖2所示。

　　3 系統(tǒng)軟件設計

　　隨著嵌入式系統(tǒng)應用范圍不斷擴大，功能也越來越強。對于不同的系統(tǒng)應用需要采用定制信號處理算法。

　　在實時操作系統(tǒng)支持下開發(fā)DSP算法，方便快捷，程序思路清晰，便于代碼調試和重用，但是目前大多數(shù)DSP實際應用中，仍然采用與早期單片機開發(fā)一樣的開發(fā)方式，用匯編語言直接在硬件層上開發(fā)。開發(fā)模式的局限，已經(jīng)嚴重影響了DSP以及嵌入式系統(tǒng)應用的發(fā)展。

　　并且隨著對DSP系統(tǒng)性能要求的迅速提高，DSP軟件將會日益復雜，特別是開發(fā)大規(guī)模并行系統(tǒng)的軟件，處理機之間的通信與同步、資源管理、并行任務分配等都是相當繁重的工作。如果完全由程序員手工完成，將增加研發(fā)周期，軟件質量也難以保證。因此，需要將這些底層的工作交給系統(tǒng)軟件來處理，程序員的精力集中于信號處理算法的實現(xiàn)。

　　信號處理模塊主要承擔高速實時信號處理任務，使用DSP陣列。如上所述，并行DSP上使用操作系統(tǒng)，將會使復雜的并行程序開發(fā)變得相對容易并且效率高。

　　因此，可以考慮選擇系統(tǒng)性能較好并且開發(fā)工具齊全的COTS產(chǎn)品，在此基礎上進行二次開發(fā)，將并行調試技術、負載平衡技術等融合進去。

　　VSPWorks操作系統(tǒng)是Wind River公司推出的用于DSP的內存占用量小的高性能實時操作系統(tǒng)。VSPWorks RTOS能夠與VxWorks RTOS進行通信，這樣開發(fā)者就可以很容易設計出DSP與通用處理器組合在一起的系統(tǒng)。因此，在實現(xiàn)信號處理模塊的操作系統(tǒng)時，選用VSPWorks操作系統(tǒng)為基礎，擴充并行調試和負載平衡等功能。另外，還要考慮系統(tǒng)的容錯和重構等問題。

　　作為通用的信號處理平臺，是否受用戶歡迎，很大程度并不在于技術的先進性，而在于其開發(fā)工具是否友好，開發(fā)環(huán)境是否完備。該信號處理模塊為了方便用戶應用，提供良好的集成開發(fā)環(huán)境（IDE），在IDE中不但包括編輯、編譯、連接等一般工具，另外還針對并行系統(tǒng)開發(fā)的要求提供了任務加載工具、并行調試工具和負載平衡分析工具等。該開發(fā)環(huán)境在宿主機上運行，通過調試口（如RS232、JTAG）與目標系統(tǒng)連接。

　　該信號處理模塊軟件開發(fā)環(huán)境包含三個高度集成的部分：運行在宿主機和目標機上的強有力的交叉開發(fā)工具和實用程序;運行在目標機上的高性能、可裁剪的實時操作系統(tǒng);連接宿主機和目標機的多種通信方式，如：以太網(wǎng)、串口線、仿真器等。信號處理模塊軟件開發(fā)環(huán)境如圖3所示。

　　4 結語

　　本文通過對信號處理實時性、通用性需求的深入研究，提出了基于TMS320C6701處理器的高性能通用信號處理平臺系統(tǒng)結構，重點論述了該平臺的通信網(wǎng)絡、存儲器系統(tǒng)、調試電路等的設計，實現(xiàn)了支持信號處理器的實時操作系統(tǒng)VSPWorks配置，完善了信號處理平臺軟件開發(fā)環(huán)境。通過把不同分辨率的合成孔徑雷達成像的計算過程映射到不同規(guī)模的信號處理模塊組成的并行信號處理系統(tǒng)上，處理能力、存儲容量、通信帶寬等均能滿足系統(tǒng)需求，證明了該信號處理平臺的通用性、可擴展性及應對大規(guī)模浮點處理的有效性。