電子發燒友App
音視頻產品的抗干擾研究
電磁兼容，即EMC(ElectromagneticCompatibility)，是指設備或系統在所處的電磁環境中能正常工作且不對該環境中其他事物構成不能承受的電磁騷擾的能力。隨著科學技術的發展，數字電路的應用越來越廣泛。而數字電路的抗干擾技術直接關系到數字電路的正常工作。因此，如何有效的增強數字電路的抗干擾性能，已成為人們日益關注的問題。本文以DVD播放器為例，討論了數字電路的抗干擾設計。
1干擾源及干擾的一般分類
影響數字電路的干擾源大都產生在電流或電壓劇烈變化的部位，這些電荷劇烈移動的部位就是噪聲源，即干擾源。
干擾類型通常按干擾產生的原因、噪聲干擾模式和噪聲的波形性質的不同的劃分。其中：按噪聲產生的原因不同，分為放電噪聲、浪涌噪聲、高頻振蕩噪聲等；按噪聲的波形、性質不同，分為持續噪聲、偶發噪聲等；按噪聲干擾模式的不同可分為共模干擾和差模干擾。共模干擾和差模干擾是一種比較常用的分類方法。共模干擾是信號對地的電位差，主要由電網串入、地電位差及空間電磁輻射在信號線上感應的共態(同方向)電壓迭加所形成。共模電壓可通過不對稱電路轉換成差模電壓，它會直接影響測控信號，造成元器件損壞(這就是一些系統I／O模件損壞率較高的主要原因)，這種共模干擾可以是直流、亦可為交流。差模干擾主要是指作用于信號兩極之間的干擾電壓，其中最主要的是空間電磁場在信號間耦合感應及不平衡電路的轉換共模干擾所形成的電壓，它會直接疊加在信號上，影響測量與控制精度。
2數字音視頻產品的特點
數字音視頻（AV）產品的核心是DSP(DigiialSignalProcessing)系統，該系統可對音視頻信號進行高速的數字信號處理，使人們視聽享受達到較完美的境地。同時，由于數字信號處理的碼率很高，一般VCD視盤機的MPEG1視頻數據率和音頻數據率之和約1.5Mb／s；DVD的MPEG2音視頻可變碼率平均為4.69Mb／s，最大速率達10.7Mb／s，可見碼率之高，而且，處理系統又與高速的存儲器配合使用數據的讀寫。隨著碼率的不斷提高，數字信號處理的速度越來越快，故會產生與速度成正比的大量干擾脈沖，且頻率越來越高，幅度越來越大，從而對產品的抗干擾設計帶來更大的難度，這也是產品品質高低的關鍵所在。
3數字電路的常見干擾
數字音視頻（AV）產品的數字信號處理系統的常見噪聲有以下幾種：
(1)電源噪聲：主要是DSP電路、CPU、動態存儲器件和其它數字邏輯電路在工作過程中的邏輯狀態高速變換，從而造成系統電流和電壓變化所產生的噪聲，同時也包括溫度變化時的直流噪聲以及供電電源本身產生的噪聲；
(2)地線噪聲：系統內各部分地線之間出現電位差或存在接地阻抗所引起的接地噪聲；
(3)反射噪聲：指的是傳輸線路各部分的特性阻抗不同或與負載阻抗不匹配時，其傳輸信號在終端(或臨界)部位將產生反射，從而使信號波形發生畸變或產生振蕩。
(4)串擾噪聲：由于扁平電纜或束捆導線等傳輸線之間、印制電路板內平行印制導線之間的電磁感應以及高速開關電流通過分布電容等寄生參數把無用信號成分疊加在目的信號上所引起的噪聲。
可見，形成干擾的基本要素有干擾源、傳播路徑和敏感器件三點。因此，抗干擾設計的基本原則為抑制干擾源、切斷干擾傳播路徑、提高敏感器件的抗干擾性能。
4干擾噪聲的抑制措施
4.1電源和地線噪聲的抑制
抑制電源干擾是抗干擾設計中最先考慮和最重要的原則。電源在向系統提供能源的同時，會將其噪聲加到所供電的電源上；電網上的強干擾也會通過電源進入電路；此外，即使電池供電，其電池本身也有高頻噪聲。事實上，DVD所用的電源就經歷了從線性電源、高壓開關電源和低壓開關電源的過程。
抑制電源干擾就是盡可能的減小干擾源的du／dt和di／dt。減小干擾源的du／dt主要通過在干擾源兩端并聯電容來實現。減小干擾源的di／dt則可在干擾源回路串聯電感或電阻以及增加續流二極管來實現。常用措施如下：
(1)在電源變壓器的前端加裝電源濾波器，這種電源濾波器具有良好抑制共模噪聲和串模噪聲的能力，可隔離外部和內部脈沖噪聲的干擾；
(2)采用開關電源來取代線性電源以提高整機的性能；
(3)選用貼片元件并盡可能縮短元件的引腳長度，以減小元件分布電感的影響；同時應選用噪聲容限大的數字IC。
(4)在VDD及VOC電源端盡可能靠近器件處接入濾波電容，以縮短開關電流的流通途徑，可用10μF鋁電解和0.1μF獨石電容并聯接在電源腳上。對于MPEG板主電源輸入端租MPEG解碼芯片以及DRAM、SDRAM等高速數字IC的電源端，可用鉭電解電容代替鋁電解電容，因為在高頻時，鉭電解的對地阻抗比鋁電解小得多。
(5)對數模混合電路，VDD與VOC應連到模擬電源VOC，AGND與DGND接到模擬地AGND。根據BB、PHILIPS、ALPINE等公司的實驗結果，建議把D／A器件視為模擬器件，因此，MPEG電路與D／A器件連接中，D／A器件必須置于AGND上，同時要提供一條數字回路以供這些數字噪聲／能量反饋回信號源，從而減小數字器件的噪聲對模擬電路的影響，提高D／A器件的動態特性。
根據實測DVD播放器、MPEG解壓板數字電源、VDD與模擬電源、VOC的噪聲電平可知，電源上疊加的噪聲電平已相當小，VDD噪聲電平與VOC噪聲電平的波形基本一致，且數字電源噪聲電平(VPP=85mV)明顯大于模擬電源的噪聲電平，這說明，此處的干擾脈沖主要是數字信號產生的。
4.2反射干擾噪聲的抑制
在DSP輸出端加適當電阻可使之與束捆線和扁平電纜的特性阻抗基本一致，并使發送端的阻抗基本匹配，從而抵消數字信號脈沖的上升／下降過沖。此外，把束捆線的長度縮短到1max以下，也可以減輕波形畸變。從而使DSP的波形明顯改善。
事實上，也可以用終端二極管取代匹配電阻。此法已在數字IC的芯片制作中被廣泛用作輸入輸出端的匹配和保護網絡。這種匹配方法能改善終端波形，且對發送端的電平高低沒有影響，同時具有補設方便，多個同機負載時可達到最佳匹配，可有效抑制過沖脈沖等優點。
在系統中外加整形電路也可以減小因連接線不匹配而引起的干擾噪聲，整形電路通常加在輸入端之前，但是也應當注意，不能使信號產生新的相位變化。
4.3數字信號的串擾抑制
在考慮數字信號的串擾抑制時，應盡可能縮短信號線的傳輸長度。在多種電平的信號傳輸時，應盡量把前后沿時間相近的同級電平信號劃為一組進行傳輸。DATA、BCK、LRCK信號與主時鐘之間應使用一根地線相互隔離。必要時，也可用屏蔽線代替束捆線來傳輸MCLK和BCK時鐘，以減小串擾和輻射。
在雙面印制板布線時，可用正面傳輸高頻數字信號和時鐘信號，然后在其傳輸印制電路背面盡可能加大接地面積。這樣，由于平行導線間的分布電容在導線接近地平面時會變小，信號線之間串音干擾就會減小；在MPEG芯片、DRAM、SDRAM及其它高速數字器件的印制板布線時，可在其背面布上大片地線，這樣，地線就可以旁路或屏蔽器件產生的高頻脈沖噪聲。
5結束語
電磁兼容技術是一門迅速發展的交叉學科，涉及到電子、計算機、通信、航空航天、鐵路交通、電力、軍事以及人民生活的各個方面。因此，在數字AV產品設計、試制過程中，應把電磁兼容設計作為設計過程的重要一環，從元件選購、電路板設計及整機整體布局就各方面嚴格按照數字電路的抗干擾設計要求，來設計、開發具備良好電磁兼容性能和優良音視頻性能的數字AV產品。
1干擾源及干擾的一般分類
影響數字電路的干擾源大都產生在電流或電壓劇烈變化的部位，這些電荷劇烈移動的部位就是噪聲源，即干擾源。
干擾類型通常按干擾產生的原因、噪聲干擾模式和噪聲的波形性質的不同的劃分。其中：按噪聲產生的原因不同，分為放電噪聲、浪涌噪聲、高頻振蕩噪聲等；按噪聲的波形、性質不同，分為持續噪聲、偶發噪聲等；按噪聲干擾模式的不同可分為共模干擾和差模干擾。共模干擾和差模干擾是一種比較常用的分類方法。共模干擾是信號對地的電位差，主要由電網串入、地電位差及空間電磁輻射在信號線上感應的共態(同方向)電壓迭加所形成。共模電壓可通過不對稱電路轉換成差模電壓，它會直接影響測控信號，造成元器件損壞(這就是一些系統I／O模件損壞率較高的主要原因)，這種共模干擾可以是直流、亦可為交流。差模干擾主要是指作用于信號兩極之間的干擾電壓，其中最主要的是空間電磁場在信號間耦合感應及不平衡電路的轉換共模干擾所形成的電壓，它會直接疊加在信號上，影響測量與控制精度。
2數字音視頻產品的特點
數字音視頻（AV）產品的核心是DSP(DigiialSignalProcessing)系統，該系統可對音視頻信號進行高速的數字信號處理，使人們視聽享受達到較完美的境地。同時，由于數字信號處理的碼率很高，一般VCD視盤機的MPEG1視頻數據率和音頻數據率之和約1.5Mb／s；DVD的MPEG2音視頻可變碼率平均為4.69Mb／s，最大速率達10.7Mb／s，可見碼率之高，而且，處理系統又與高速的存儲器配合使用數據的讀寫。隨著碼率的不斷提高，數字信號處理的速度越來越快，故會產生與速度成正比的大量干擾脈沖，且頻率越來越高，幅度越來越大，從而對產品的抗干擾設計帶來更大的難度，這也是產品品質高低的關鍵所在。
3數字電路的常見干擾
數字音視頻（AV）產品的數字信號處理系統的常見噪聲有以下幾種：
(1)電源噪聲：主要是DSP電路、CPU、動態存儲器件和其它數字邏輯電路在工作過程中的邏輯狀態高速變換，從而造成系統電流和電壓變化所產生的噪聲，同時也包括溫度變化時的直流噪聲以及供電電源本身產生的噪聲；
(2)地線噪聲：系統內各部分地線之間出現電位差或存在接地阻抗所引起的接地噪聲；
(3)反射噪聲：指的是傳輸線路各部分的特性阻抗不同或與負載阻抗不匹配時，其傳輸信號在終端(或臨界)部位將產生反射，從而使信號波形發生畸變或產生振蕩。
(4)串擾噪聲：由于扁平電纜或束捆導線等傳輸線之間、印制電路板內平行印制導線之間的電磁感應以及高速開關電流通過分布電容等寄生參數把無用信號成分疊加在目的信號上所引起的噪聲。
可見，形成干擾的基本要素有干擾源、傳播路徑和敏感器件三點。因此，抗干擾設計的基本原則為抑制干擾源、切斷干擾傳播路徑、提高敏感器件的抗干擾性能。
4干擾噪聲的抑制措施
4.1電源和地線噪聲的抑制
抑制電源干擾是抗干擾設計中最先考慮和最重要的原則。電源在向系統提供能源的同時，會將其噪聲加到所供電的電源上；電網上的強干擾也會通過電源進入電路；此外，即使電池供電，其電池本身也有高頻噪聲。事實上，DVD所用的電源就經歷了從線性電源、高壓開關電源和低壓開關電源的過程。
抑制電源干擾就是盡可能的減小干擾源的du／dt和di／dt。減小干擾源的du／dt主要通過在干擾源兩端并聯電容來實現。減小干擾源的di／dt則可在干擾源回路串聯電感或電阻以及增加續流二極管來實現。常用措施如下：
(1)在電源變壓器的前端加裝電源濾波器，這種電源濾波器具有良好抑制共模噪聲和串模噪聲的能力，可隔離外部和內部脈沖噪聲的干擾；
(2)采用開關電源來取代線性電源以提高整機的性能；
(3)選用貼片元件并盡可能縮短元件的引腳長度，以減小元件分布電感的影響；同時應選用噪聲容限大的數字IC。
(4)在VDD及VOC電源端盡可能靠近器件處接入濾波電容，以縮短開關電流的流通途徑，可用10μF鋁電解和0.1μF獨石電容并聯接在電源腳上。對于MPEG板主電源輸入端租MPEG解碼芯片以及DRAM、SDRAM等高速數字IC的電源端，可用鉭電解電容代替鋁電解電容，因為在高頻時，鉭電解的對地阻抗比鋁電解小得多。
(5)對數模混合電路，VDD與VOC應連到模擬電源VOC，AGND與DGND接到模擬地AGND。根據BB、PHILIPS、ALPINE等公司的實驗結果，建議把D／A器件視為模擬器件，因此，MPEG電路與D／A器件連接中，D／A器件必須置于AGND上，同時要提供一條數字回路以供這些數字噪聲／能量反饋回信號源，從而減小數字器件的噪聲對模擬電路的影響，提高D／A器件的動態特性。
根據實測DVD播放器、MPEG解壓板數字電源、VDD與模擬電源、VOC的噪聲電平可知，電源上疊加的噪聲電平已相當小，VDD噪聲電平與VOC噪聲電平的波形基本一致，且數字電源噪聲電平(VPP=85mV)明顯大于模擬電源的噪聲電平，這說明，此處的干擾脈沖主要是數字信號產生的。
4.2反射干擾噪聲的抑制
在DSP輸出端加適當電阻可使之與束捆線和扁平電纜的特性阻抗基本一致，并使發送端的阻抗基本匹配，從而抵消數字信號脈沖的上升／下降過沖。此外，把束捆線的長度縮短到1max以下，也可以減輕波形畸變。從而使DSP的波形明顯改善。
事實上，也可以用終端二極管取代匹配電阻。此法已在數字IC的芯片制作中被廣泛用作輸入輸出端的匹配和保護網絡。這種匹配方法能改善終端波形，且對發送端的電平高低沒有影響，同時具有補設方便，多個同機負載時可達到最佳匹配，可有效抑制過沖脈沖等優點。
在系統中外加整形電路也可以減小因連接線不匹配而引起的干擾噪聲，整形電路通常加在輸入端之前，但是也應當注意，不能使信號產生新的相位變化。
4.3數字信號的串擾抑制
在考慮數字信號的串擾抑制時，應盡可能縮短信號線的傳輸長度。在多種電平的信號傳輸時，應盡量把前后沿時間相近的同級電平信號劃為一組進行傳輸。DATA、BCK、LRCK信號與主時鐘之間應使用一根地線相互隔離。必要時，也可用屏蔽線代替束捆線來傳輸MCLK和BCK時鐘，以減小串擾和輻射。
在雙面印制板布線時，可用正面傳輸高頻數字信號和時鐘信號，然后在其傳輸印制電路背面盡可能加大接地面積。這樣，由于平行導線間的分布電容在導線接近地平面時會變小，信號線之間串音干擾就會減小；在MPEG芯片、DRAM、SDRAM及其它高速數字器件的印制板布線時，可在其背面布上大片地線，這樣，地線就可以旁路或屏蔽器件產生的高頻脈沖噪聲。
5結束語
電磁兼容技術是一門迅速發展的交叉學科，涉及到電子、計算機、通信、航空航天、鐵路交通、電力、軍事以及人民生活的各個方面。因此，在數字AV產品設計、試制過程中，應把電磁兼容設計作為設計過程的重要一環，從元件選購、電路板設計及整機整體布局就各方面嚴格按照數字電路的抗干擾設計要求，來設計、開發具備良好電磁兼容性能和優良音視頻性能的數字AV產品。
工商網監
評論