力科推出仿真設計驗證工具

力科今天宣布推出新的分析工具顯著擴展PCI-Express 3.0協議測試。新的軟件工具叫SimPASS，針對硅前期的仿真和設計驗證開發階段。SimPASS基于力科現有的用以顯示和分析通信數據的用戶界面，擴展了通常用在硅后期測試的仿真環境的強大通信數據分析能力。Synopsys，世界上主要的半導體設計和制造軟件與IP的領導者之一，將是第一個在其PCI-Express DesignWare 驗證IP軟件中支持SimPASS的廠商。DesignWare用戶通過使用諸如新思VCS這樣的仿真器，可以導出仿真矢量文件和使用SiMPASS PE的分析能力。

用于PCI-Express的SimPASS PE是SiMPASS系列產品中的第一個工具。SimPASS允許RTL仿真矢量文件（在硅前期階段的PCIe 3.0 I/O通訊中加以描述）像硅后期階段硬件分離追蹤文件同樣的方式顯示和分析。通過提取I/O流中數據和交換包中顯示的潛在缺陷特征，SimPASS支持開發者在提交到硅設計之前更完整得測試和調試邏輯設計，消除可能導致昂貴和時間浪費的二次設計的設計缺陷方面的重大進展。PCIe 3.0開發者面臨的主要問題是，需要快速發現在LTSSM和不正確的信用流交換中的電源轉換狀態缺陷，并追蹤到來源，這樣可以顯著降低新產品面向市場的開發時間和費用。

“力科SimPASS PE為設計者提供了一個新的觀察和分析PCIe I/O通訊的途徑，”新思產品市場經理Scott Knowlton說。“DesignWare PCIe 驗證IP，和SimPASS協議分析一起使用提升了設計生產力并有助于保證協議錯誤和性能問題在進入硅生產之前的仿真中就能被發現。”

SimPASS通過導入RTL仿真中的原始PCIe通訊符號工作。開發者可以從領先的EDA PCIe一致性工具或者從內部開發的RTL測試平臺導出RTL仿真矢量文件。通訊符號文件類似于從硬件捕獲的追蹤文件，可用SimPASS分析，以便發現潛在的協議錯誤。這在識別和排除仿真和功能驗證流程中邏輯設計缺陷是非常先進的，通過使用CATC追蹤顯示的強大數據顯示和“drill down”能力快速定位每個錯誤的來源。使用類似的數據顯示和錯誤識別工具追蹤錯誤的能力使得錯誤識別過程對于相關工程師而言更加的簡易。在任何二次設計中，bug（在之前使用力科PETracer 追蹤分析軟件識別的）的修正可以在仿真期間使用SimPASS軟件測試修正而加以驗證

“我們在為芯片開發者提供綜合的分析解決方案采取得了重要的一步，”力科互聯通訊部門的產品市場經理John Wiedemeier說。“SimPASS將使仿真環境的協議認知能力達到一個新的水平，并且使得工程師捕獲和解決在使用目前的仿真工具中錯過的眾多錯誤”

力科PCIe協議測試家族包括最新發布的支持多達x16通道PCIe 3.0 Summit T3-16協議分析儀，支持多達x4通道的PCIe 1.0 Edge T1-4，支持x8通道的PCIe 1.0 PETracer ML分析儀和練習器，支持x16通道的PCIe 2.0 Summit T2-16分析儀和Summit Z2-16練習器。

力科將于2月2-3日DesignCon舉辦期間，在Santa Clara會議中心109展位上展示SimPASS。