高速電路中電感過孔方式分析

　　一、過孔的寄生電容和電感

　　過孔本身存在著寄生的雜散電容，如果已知過孔在鋪地層上的阻焊區直徑為D2，過孔焊盤的直徑為D1，PCB板的厚度為T，板基材介電常數為ε，則過孔的寄生電容大小近似于：

　　C=1.41εTD1/（D2-D1）

　　過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間，降低了電路的速度。舉例來說，對于一塊厚度為50Mil的PCB板，如果使用的過孔焊盤直徑為20Mil（鉆孔直徑為10Mils），阻焊區直徑為40Mil，則我們可以通過上面的公式近似算出過孔的寄生電容大致是：

　　C=1.41x4.4x0.050x0.020/（0.040-0.020）=0.31pF

　　這部分電容引起的上升時間變化量大致為：

　　T10-90=2.2C（Z0/2）=2.2x0.31x（50/2）=17.05ps

　　從這些數值可以看出，盡管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，就會用到多個過孔，設計時就要慎重考慮。實際設計中可以通過增大過孔和鋪銅區的距離（Anti-pad）或者減小焊盤的直徑來減小寄生電容。

　　過孔存在寄生電容的同時也存在著寄生電感，在高速數字電路的設計中，過孔的寄生電感帶來的危害往往大于寄生電容的影響。它的寄生串聯電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。我們可以用下面的經驗公式來簡單地計算一個過孔近似的寄生電感：

　　L=5.08h［ln（4h/d）+1］

　　其中L指過孔的電感，h是過孔的長度，d是中心鉆孔的直徑。從式中可以看出，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度。仍然采用上面的例子，可以計算出過孔的電感為：

　　L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH

　　如果信號的上升時間是1ns，那么其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過已經不能夠被忽略，特別要注意，旁路電容在連接電源層和地層的時候需要通過兩個過孔，這樣過孔的寄生電感就會成倍增加。

　　二、如何使用過孔

　　通過上面對過孔寄生特性的分析，我們可以看到，在高速PCB設計中，看似簡單的過孔往往也會給電路的設計帶來很大的負面效應。為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到：

　　1．從成本和信號質量兩方面考慮，選擇合理尺寸的過孔大小。必要時可以考慮使用不同尺寸的過孔，比如對于電源或地線的過孔，可以考慮使用較大尺寸，以減小阻抗，而對于信號走線，則可以使用較小的過孔。當然隨著過孔尺寸減小，相應的成本也會增加。

　　2．上面討論的兩個公式可以得出，使用較薄的PCB板有利于減小過孔的兩種寄生參數。

　　3．PCB板上的信號走線盡量不換層，也就是說盡量不要使用不必要的過孔。

　　4．電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好。可以考慮并聯打多個過孔，以減少等效電感。

　　5．在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以在PCB板上放置一些多余的接地過孔。

　　6．對于密度較高的高速PCB板，可以考慮使用微型過孔。

　　逆變電路電感取值要素考量

　　在全橋的逆變器當中，濾波電感是非常重要的一種元件，電感值的確定將直接影響到電路的工作性能。本篇文章將為大家介紹一種逆變器當中濾波電感的計算方法以及所用材料。

　　想要確定逆變器當中的濾波電感值，我們首先需要確定電感的LC值，而后在此基礎上來進行設計。

　　一般來說，逆變濾波電感使用Iron Powder材料，或High Flux、Dura Flux材料，Ferrite也可以。一般應保證其鐵損與銅損有一個比例，如0.2~0.4，之所以不用0.5（此時效率最高），是因為散熱的問題。

　　對于上圖所示的半橋逆變電路，由于其輸出為正弦波，按照電路原理，其在輸出過零點時，SPWM波的占空比最高（0.5，不計死區時間），此時電感上的dB最高，ripple電流也最大，為：

　　Ippmax=Vi/（4fL）（1）

　　f為SPWM波頻率，L為濾波電感量。

　　相應的B值為：

　　Bpkmax=10e8*Vi/（8fAN） （2）

　　A為磁芯截面，N為匝數，單位為厘米克秒制，磁密單位為Gauss。將（1）式代入（2），可得：

　　Bpkmax=10e8IppL/（2AN）（3）

　　當輸出電壓瞬時值不為零時，可經由Bus電壓減輸出電壓而得出L上的電壓，再按照占空比的頻率可得每一個SPWM周期的Bpk，其與輸出電壓的關系如下：

　　Vo/Vi在圖中最高比例為0.5，這只對輸出峰值等于Bus電壓的情況。在實際使用中，如果需要更高的輸出精度，Bus還會降低，比值相應變小。同時也可以看出，輸出電壓越高，磁密變化越低。上圖可以幫助我們理想磁芯內的磁密變化，卻并不利于直接計算損耗。

　　下圖給出了在不同輸出電壓峰值的情況下，平均損耗與最大損耗在不同材料下的比值。當然，損耗最大發生在輸出為零的情況。

　　在實際設計時，只需知道輸出電壓峰值及Bus電壓大小。按式（2）或（3）再經由Steinmetz公式Pmax=k*Bpkmax*n*f*m就可知Pmax，從而可知Pave，也就是您所設計電感的鐵損。

　　至于銅損，相信再簡單不過了，按輸出電流有效值乘L的DC電阻就可以了。ripple就不必考慮了，太麻煩。如果頻率夠高，有渦流的話，再乘一個系數。倒是溫度系數不得不考慮。