我們?cè)趹?yīng)用MOS管和設(shè)計(jì)MOS管驅(qū)動(dòng)的時(shí)候，有很多寄生參數(shù)，其中最影響MOS管開(kāi)關(guān)性能的是源邊感抗。寄生的源邊感抗主要有兩種來(lái)源，第一個(gè)就是晶圓DIE和封裝之間的Bonding線(xiàn)的感抗，另外一個(gè)就是源邊引腳到地的PCB走線(xiàn)的感抗（地是作為驅(qū)動(dòng)電路的旁路電容和電源網(wǎng)絡(luò)濾波網(wǎng)的返回路徑）。在某些情況下，加入測(cè)量電流的小電阻也可能產(chǎn)生額外的感抗。
mos管是什么？
mos管是金屬（metal）—氧化物（oxide）—半導(dǎo)體（semiconductor）場(chǎng)效應(yīng)晶體管，或者稱(chēng)是金屬—絕緣體（insulator）—半導(dǎo)體。MOS管的source和drain是可以對(duì)調(diào)的，他們都是在P型backgate中形成的N型區(qū)。在多數(shù)情況下，這個(gè)兩個(gè)區(qū)是一樣的，即使兩端對(duì)調(diào)也不會(huì)影響器件的性能。這樣的器件被認(rèn)為是對(duì)稱(chēng)的。
雙極型晶體管把輸入端電流的微小變化放大后，在輸出端輸出N溝道m(xù)os管符號(hào)一個(gè)大的電流變化。雙極型晶體管的增益就定義為輸出輸入電流之比（beta）。另一種晶體管，叫做場(chǎng)效應(yīng)管（FET），把輸入電壓的變化轉(zhuǎn)化為輸出電流的變化。FET的增益等于它的transconductance， 定義為輸出電流的變化和輸入電壓變化之比。市面上常有的一般為N溝道和P溝道，詳情參考右側(cè)圖片（N溝道耗盡型MOS管）。而P溝道常見(jiàn)的為低壓mos管
場(chǎng)效應(yīng)管通過(guò)投影P溝道m(xù)os管符號(hào)一個(gè)電場(chǎng)在一個(gè)絕緣層上來(lái)影響流過(guò)晶體管的電流。事實(shí)上沒(méi)有電流流過(guò)這個(gè)絕緣體，所以FET管的GATE電流非常小。最普通的FET用一薄層二氧化硅來(lái)作為GATE極下的絕緣體。這種晶體管稱(chēng)為金屬氧化物半導(dǎo)體（MOS）晶體管，或，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管（MOSFET）。因?yàn)镸OS管更小更省電，所以他們已經(jīng)在很多應(yīng)用場(chǎng)合取代了雙極型晶體管。
我們分析一下源邊感抗帶來(lái)的影響：
1.使得MOS管的開(kāi)啟延遲和關(guān)斷延遲增加
由于存在源邊電感，在開(kāi)啟和關(guān)段初期，電流的變化被拽了，使得充電和放電的時(shí)間變長(zhǎng)了。同時(shí)源感抗和等效輸入電容之間會(huì)發(fā)生諧振（這個(gè)諧振是由于驅(qū)動(dòng)電壓的快速變壓形成的，也是我們?cè)贕端看到震蕩尖峰的原因），我們加入的門(mén)電阻Rg和內(nèi)部的柵極電阻Rm都會(huì)抑制這個(gè)震蕩（震蕩的Q值非常高）。
我們需要加入的優(yōu)化電阻的值可以通過(guò)上述的公式選取，如果電阻過(guò)大則會(huì)引起G端電壓的過(guò)沖（優(yōu)點(diǎn)是加快了開(kāi)啟的過(guò)程），電阻過(guò)小則會(huì)使得開(kāi)啟過(guò)程變得很慢，加大了開(kāi)啟的時(shí)間（雖然G端電壓會(huì)被抑制）。
園感抗另外一個(gè)影響是阻礙Id的變化，當(dāng)開(kāi)啟的時(shí)候，初始時(shí)di/dt偏大，因此在原感抗上產(chǎn)生了較大壓降，從而使得源點(diǎn)點(diǎn)位抬高，使得Vg電壓大部分加在電感上面，因此使得G點(diǎn)的電壓變化減小，進(jìn)而形成了一種平衡（負(fù)反饋系統(tǒng)）。
另外一個(gè)重要的寄生參數(shù)是漏極的感抗，主要是有內(nèi)部的封裝電感以及連接的電感所組成。
在開(kāi)啟狀態(tài)的時(shí)候Ld起到了很好的作用（Subber吸收的作用），開(kāi)啟的時(shí)候由于Ld的作用，有效的限制了di/dt/（同時(shí)減少了開(kāi)啟的功耗）。在關(guān)斷的時(shí)候，由于Ld的作用，Vds電壓形成明顯的下沖（負(fù)壓）并顯著的增加了關(guān)斷時(shí)候的功耗。
下面談一下驅(qū)動(dòng)（直連或耦合的）的一些重要特性和典型環(huán)節(jié)：
直連電路最大挑戰(zhàn)是優(yōu)化布局
實(shí)際上驅(qū)動(dòng)器和MOS管一般離開(kāi)很遠(yuǎn)，因此在源級(jí)到返回路徑的環(huán)路上存在很大的感抗，即使我們考慮使用地平面，那么我們?nèi)耘f需要一段很粗的PCB線(xiàn)連接源級(jí)和地平面。
另外一個(gè)問(wèn)題是大部分的集成芯片的輸出電流都比較小，因?yàn)橛捎诳刂祁l率較高，晶圓大小受到限制。同時(shí)內(nèi)部功耗很高也導(dǎo)致了IC的成本較高，因此我們需要一些擴(kuò)展分立的電路。
旁路電容的大小
由于開(kāi)啟的瞬間，MOS管需要吸取大量的電流，因此旁路電容需要盡可能的貼近驅(qū)動(dòng)器電源端。
有兩個(gè)電流需要我們?nèi)タ紤]：第一個(gè)是驅(qū)動(dòng)器靜態(tài)電流，它收到輸入狀態(tài)的影響。他可以產(chǎn)生一個(gè)和占空比相關(guān)的紋波。
另外一個(gè)是G極電流，MOS管開(kāi)通的時(shí)候，充電電流時(shí)將旁路電流的能量傳輸至MOS管輸入電容上。其紋波大小可用公式來(lái)表明，最后兩個(gè)可合在一起。
驅(qū)動(dòng)器保護(hù)
如果驅(qū)動(dòng)器輸出級(jí)為晶體管，那么我們還需要適當(dāng)?shù)谋Ｗo(hù)來(lái)防止反向電流。一般為了成本考慮，我們采用NPN的輸出級(jí)電路。NPN管子只能承受單向電流，高邊的管子輸出電流，低邊的管子吸收電流。在開(kāi)啟和關(guān)閉的時(shí)候，無(wú)可避免的源感抗和輸入電容之間的振蕩使得電流需要上下兩個(gè)方向都有通路，為了提供一條方向通路，低電壓的肖特基二極管可以用來(lái)保護(hù)驅(qū)動(dòng)器的輸出級(jí)，這里注意這兩個(gè)管子并不能保護(hù)MOS管的輸入級(jí)（離MOS管較遠(yuǎn)），因此二極管需要離驅(qū)動(dòng)器引腳非常近。
晶體管的圖騰柱結(jié)構(gòu)
這是最便宜和有效地驅(qū)動(dòng)方式，此電路需要盡量考慮MOS管，這樣可以使得開(kāi)啟時(shí)大電流環(huán)路盡可能小，并且此電路需要專(zhuān)門(mén)的旁路電容。Rgate是可選的，Rb可以根據(jù)晶體管的放大倍數(shù)來(lái)選擇。兩個(gè)BE之間的PN結(jié)有效的實(shí)現(xiàn)了反壓時(shí)候的相互保護(hù)，并能有效的把電壓嵌位在VCC+Vbe，GND-Vbe之間。
加速器件
MOS管開(kāi)通的時(shí)候，開(kāi)啟的速度主要取決于二極管的反向特性。
因此MOS管關(guān)斷的時(shí)間需要我們?nèi)?yōu)化，放電曲線(xiàn)取決于Rgate，Rgate越小則關(guān)斷越快。下面有好幾個(gè)方案：
1.二極管關(guān)斷電路
這是最簡(jiǎn)單的加速電路。Rgate調(diào)整著MOS管的開(kāi)啟速度，當(dāng)關(guān)斷的時(shí)候，由二極管短路電阻，此時(shí)G極電流最小為：Imin=Vf/Rgate。
此電路的優(yōu)點(diǎn)是大大加速了關(guān)斷的速度，但是它僅在電壓高的時(shí)候工作，且電流仍舊流向驅(qū)動(dòng)器。
2.PNP關(guān)斷電路
這是最流行和通用的電路，利用PNP的管子，在關(guān)斷期間，源極和柵極被短路了。二極管提供了開(kāi)啟時(shí)候的電流通路（并且有保護(hù)PNP管子eb免受反向電壓的影響），Rgate限制了開(kāi)啟的速度。
電路的最大的好處是放電電流的尖峰被限制在最小的環(huán)路中，電流并不返回至驅(qū)動(dòng)器，因此也不會(huì)造成地彈的現(xiàn)象，驅(qū)動(dòng)器的功率也小了一半，三極管的存在減小了回路電感。仔細(xì)看這個(gè)電路其實(shí)是圖騰柱結(jié)構(gòu)的簡(jiǎn)化，電路的唯一的缺點(diǎn)是柵極電壓并不釋放到0V，而是存在EC極的壓差。
3.NPN關(guān)斷電路
優(yōu)點(diǎn)和上面的PNP管子相同，缺點(diǎn)是加入了一個(gè)反向器，加入反向器勢(shì)必會(huì)造成延遲。
4.NMOS關(guān)斷電路
這個(gè)電路可以使得MOS管關(guān)斷非常快，并且柵極電壓完全釋放至零電壓。不過(guò)小NMOS管子需要一個(gè)方向電壓來(lái)驅(qū)動(dòng)。問(wèn)題也存在，NMOS的Coss電容和主MOS管的CISS合成變成等效的電容了