?

　　半導體工藝技術在不斷進步。先行廠商已開始量產22/20nm工藝產品，而且還在開發旨在2～3年后量產的15nm技術。不過，雖然技術在不斷進步，但很多工藝技術人員都擁有閉塞感。因為工藝技術革新的關鍵——微細化讓人擔心。決定微細化成敗的蝕刻技術沒有找到突破口，由微細化帶來的成本優勢越來越難以確認。而在微細化以外的技術方面，2011年出現了頗受關注的話題，美國英特爾宣布三維晶體管實用化、臺積電(TSMC)宣布建設450mm晶圓生產線。這些技術正在逐漸擴大到全行業。

　　量產中遲遲無法采用EUV光刻技術

　　“2011年開始量產22nm工藝產品。2013年和2015年將分別量產14nm和10nm工藝產品”,“工藝開發將保持2年推進1代的速度”。先行廠商并沒有放緩微細化、即“延續摩爾法則”步伐的跡象。但業內仍然籠罩著一種閉塞感。原因是，本應通過微細化獲得的成本效應越來越難以感受到。

　　半導體行業之所以數十年來一直在推進微細化，是因為微細化宛若“萬能法寶”一樣。也就是說，僅憑微細化，就能同時改善性能、耗電量及成本等所有方面。不過，這個萬能法寶隨著微細化的推進逐漸退去了光環。首先，僅憑微細化已經難以削減耗電量。其次，性能也難以僅憑微細化改善了。目前是在實現微細化的同時通過導入各種助推技術(旨在改善晶體管性能的技術)來改善性能。但成本優勢即將迎來極限。

　　越來越難實現成本優勢的主要原因是蝕刻成本的上升。在今后的微細化中，作為能夠抑制蝕刻成本上升從而實現微細化的技術，備受業界期待的EUV光刻遲遲未能實用化。因此，不得不利用高成本蝕刻技術量產半導體。在22/20nm工藝產品中，各公司均采用ArF液浸曝光技術，而不是EUV光刻技術。將于2013～2014年開始量產的15nm工藝產品雖然將EUV光刻作為第一候選，但作為備用技術已經準備了ArF液浸+二次圖形(DP)技術。不過，延長ArF液浸曝光壽命的這些技術工序數量多、成本高。可以的話，還是希望能穩步推進EUV光刻技術的開發，使用EUV光刻技術。

　　EUV光源的輸出功率無法提高

　　EUV光刻的開發無法取得進展的最大原因是EUV光源的輸出功率不足。EUV光源的輸出功率如果按當初預定應該是在2010年實現100kW@IF(中間焦點位置的輸出)，2012年實現250kW@IF。但截至2010年秋季的研究水準的數據(Champion Data)只有20～40kW@IF左右，遠遠未達到當初目標。因此，從事EUV光源開發的各公司計劃2011年力挽狂瀾，在2011年內達到目標。

　　進入2011年后，這個計劃從最初就遭遇了挫折。2011年EUV曝光裝置開始配備光源，要求的是實用水平的輸出功率而非研究水準的數據。結果，20～40kW@IF的光源輸出功率非但沒有提高，反而陷入了停滯甚至降低的困境。之后，經過從春到秋的努力，雖然逐漸提高了性能，但最終輸出功率在實用水平上只有30kW@IF左右。雖然數據從研究水準向實用水準進步了，但輸出功率的絕對值這一年里幾乎沒有提高。

　　對于如此慢的速度，半導體技術人員中有兩種觀點。部分技術人員認為EUV光源廠商是“喊狼來了的孩子”，還有的技術人員認為，半導體廠商和曝光裝置廠商向EUV光源廠商提出了不切實際的日程規劃。無論怎樣，100kW@IF的實現時間又推遲了一年將至2012年中期。這意味著，量產階段所需的250kW@IF的實現時間會更晚。

　　從目前的EUV光源開發情況來看，即使今后的開發按照EUV光源廠商所說的“Best Case”推進，能不能勉強趕上2013～2014年開始量產的15nm產品也不一定。如果今后再發生會使實現時間延遲的情況，15nm就不用說了，能不能用到其后的12～10nm也是未知數。業內開始有人認為，“EUV光刻的實用化時間要到2018年以后”。

　　實用化時間的延遲又為EUV光刻的實用化帶來了新的課題。即能夠通過EUV光刻解像的圖案尺寸與實用化時所需的圖案尺寸之間出現了背離的課題。EUV光刻的光源波長為13.5nm。要想支持12～10nm以后的工藝，必然需要各種超解像技術(RET)。但如果導入RET，蝕刻成本上升的問題這次又會出現在EUV光刻中。蝕刻技術人員指出，“EUV光刻面臨著錯過量產導入時機的危險”，這種看法越來越有可能出現。

　　英特爾在22nm工藝中導入三維晶體管，其他公司從15mm工藝開始導入

　　2011年，半導體工藝相關的最大話題就是三維晶體管的實用化。英特爾公司2011年5月宣布將采用三維晶體管。該公司的三維晶體管“Tri-Gate”的構造與Fin FET相近，在通道兩側和上部三個方向設置了柵極電極。將用于2011年底開始量產的22nm微處理器。

　　而TSMC和GLOBALFOUNDRIES等很多業內企業均表示將從2014年前后開始量產的15nm工藝開始導入三維晶體管。關于這種差異，TSMC表示，“根據我們的研究結果，20nm以前利用平面構造就能充分發揮性能”。另外TSMC還承認，如果導入三維晶體管，在設計支持方面會產生巨大負擔。22/20nm工藝利用平面構造和三維構造均能實現所需的性能，英特爾公司由于是制造自公司的芯片，設計支持負荷較輕，而TSMC和GLOBALFOUNDRIES是承包其他公司的芯片制造，設計支持比較重要。極有可能是這種業務形態的差異使得三維晶體管的導入時間不一致的。

　　另外，將來不僅是晶體管構造，其組成也會大幅發生變化。為提高晶體管的性能，正考慮將長期以來一直使用的硅(Si)換成鍺(Ge)及III-IV族材料。通過推進這種改良，晶體管技術有望微細化至8nm。