從現(xiàn)狀看來，隨著封裝業(yè)者開始逐步轉(zhuǎn)入2.5D/3D技術(shù)，高密度Fan-out和其他封裝工藝，可見的先進IC封裝市場似乎開始進入了一個高風(fēng)險的競爭戰(zhàn)場。

　　而回顧整個封裝技術(shù)的變革，在TSMC在幾年前開始涉足先進封裝技術(shù)之后，曾經(jīng)一度由OSAT主導(dǎo)并掌控的客戶芯片封裝需求的市場逐漸發(fā)生了變化，今年蘋果的A10封裝導(dǎo)入了臺積電的的Fan-out技術(shù)，對OSAT來說就是一個信號。

　　而在這之后，也傳出了三星和Intel將謀劃進攻先進封裝產(chǎn)業(yè)，如果真是這樣的話，那么第一陣型的三個Fab將會在不久的將來直接和OSAT競爭，雖然并不是所有的Fab都有這樣的能力，但Fab第一梯隊的進入，會對OSAT造成沖擊。

　　同時根據(jù)分析機構(gòu)披露，在A10的Fan-out封裝上嘗到甜頭的臺積電在先進封裝上加大了研發(fā)和投資的力度。他們用在先進封裝研發(fā)上的資金已高達10億美元。而Intel也表示，他們在先進封裝上的研發(fā)成本比兩個最大的OSAT加起來的研發(fā)成本還要高。一場Fab和OSAT的奇怪戰(zhàn)爭，即將打響。

　　作為回應(yīng)，OSAT掀起了并購熱潮，準備通過整合資源的方式來應(yīng)對這種挑戰(zhàn)。日月光和矽品的合并就是明顯的一個例子。

　　但據(jù)觀察，這股趨勢也會給他們的芯片設(shè)計客戶帶來新的困擾：

　　首先就是芯片制造商和OEM們正在評估這些封裝技術(shù)，為其未來的產(chǎn)品選擇合適的方案，但這看起來是一個很復(fù)雜和困難的工作；

　　其次，為了尋找一個先進封裝的供應(yīng)商，現(xiàn)在他們又面臨了三種選擇：Fab的整體解決方案、OSAT單獨解決、Fab和OSAT聯(lián)手解決封裝。

　　對于這些芯片廠商和OEM來說，如何選擇解決辦法，就成為了一個大問題。

　　但就我們看來，因為每周解決方法都有相應(yīng)的有點和決定，所以最終選擇哪種封裝解決方案，是由需求決定的。

　　例如，如果選擇Fab一站式解決制造和封裝的這種方案，由于整個流程由Fab操控，因此中間很多的花費就由Fab主導(dǎo)，芯片制造商們議價的能力就不高，喪失了以前了OSAT談判的靈活性。當然這些選擇跟多取決于客戶需求。

　　雖然目前有很多廠商投入到Fan-out等技術(shù)的研發(fā)，也有很多的潛在OSAT兼并事件將發(fā)生，但是從目前看來，我們也不能那種封裝技術(shù)會在未來中勝出，OSAT產(chǎn)業(yè)面臨大問題了。

　　先進封裝前景看好

　　Fab和OSAT都在追逐先進封裝技術(shù)，歸根到底就一個字——錢。因為根據(jù)很多分析機構(gòu)的報告，先進封裝在未來會是一個大市場。因此Fab想在蕭條的IC工業(yè)中尋找新的成長空間，就瞄向了先進封裝；而這本身就是OSAT掙錢的來源，努力鞏固已有市場也是刻不容緩。

　　根據(jù)數(shù)據(jù)顯示，到2020年，先進封裝的市場規(guī)模預(yù)計會高達300億美元，較之2014年的202億美元有顯著的增長。倒裝芯片會長期在這個市場中扮演一個重要角色。但在可預(yù)見的未來，F(xiàn)an-out的成長速度會非常快。

　　根據(jù)Yole的數(shù)據(jù)，到2020年，F(xiàn)an-out的市場規(guī)模會從2015年的2.44億美元暴增到24億美元。

　　與此同時，使用TSV的2.5D封裝技術(shù)在未來幾年的年成長率也會高達22%。

　　而據(jù)觀察，推動先進封裝往快速增長的原因有以下幾點，最明顯的就是芯片制造商想縮小封裝尺寸，并提高芯片性能。在芯片的制造過程中，有很多因素需要考慮，但由于封裝對于整體成本和性能有重要的影響，所以一般芯片制造商在早期就會在選擇的時候非常慎重，這就是是先進封裝發(fā)展的動力之一。

　　舉個例如，在過去，智能手機芯片用的最多的封裝技術(shù)是POP封裝，雖然這個技術(shù)還是被手機芯片采用，但很顯然的是，它不再是主流。因為厚度0.5左右的POP芯片在帶寬和能耗上面的一些限制逐漸凸顯。而為了取替POP，晶圓廠和OSAT投入到了一系列先進和具有競爭性的技術(shù)的研發(fā)。

　　當中一個出色競爭者就是應(yīng)用在蘋果A10上的扇出型晶圓級封裝技術(shù)（FOWLP），晶圓級封裝是指在芯片還是Wafer階段就引入封裝流程，這樣就可以縮小封裝尺寸。

　　從現(xiàn)在看來，晶圓級封裝包含兩項技術(shù)，那就是CSP和Fan-out。CSP是一個Fan-in技術(shù)，在這個封裝中，I/O是位于錫球的上部。但在200個I/O和0.6mm的規(guī)格上，F(xiàn)an-in似乎就滿足不了需求了。

　　而在Fan0-out，獨立的die嵌入到環(huán)氧材料中，而內(nèi)部連接則在RDL到焊接凸點之間扇形展開，這樣則可以實現(xiàn)更多的I/O。

　　從低pin的應(yīng)用到高pin的FPGA，F(xiàn)an-out對于芯片設(shè)計商的吸引力都是巨大的。

　　另外，多芯片解決方案也會逐漸受關(guān)注，這種根據(jù)需要，將其SoC上不同F(xiàn)ab技術(shù)的數(shù)字和模擬部分分割開的方法能獲得更好的解決方案。

　　而對客戶來說，F(xiàn)an-out能給他們提供更多的選擇。

　　例如在降低SoC設(shè)計的尺寸上，相較于使用傳統(tǒng)的方式，F(xiàn)an-out能更好的實現(xiàn)高集成度的系統(tǒng)級封裝，隨著NRE成本的增加，這是一個很好的選擇。更重要的是，F(xiàn)an-out能夠滿足即將爆發(fā)的IoT多樣化應(yīng)用的需求。

　　但我們也不能否認，客戶也面臨著選擇的煩惱。就拿高密度的Fan-out來說，就有三種不同的方案：chip-first/face-down; chip-first/face-up和chip-last（RDL first）。

　　Chip-first是在生成RDL之前，先將die附著在一個臨時或者永久的材料架構(gòu)上的工藝進程、而Chip-last則是先生成RDL，再導(dǎo)入die的過程。

　　第一波Fan-out潮流叫eWLB（embedded wafer-level ball-grid array），那時候采用的是chip-first/face-down方案。

　　現(xiàn)在，ASE、JCET/STATS，、Namium和其他廠商正在追逐第二波Fan-out封裝技術(shù)，他們追逐的也是一種接近于eWLB的chip-first/face down技術(shù)。這對于小die尺寸、低I/O和不多的RDL來說，是一個完美的選擇。

　　與此同時，TSMC和Deca則選擇Chip-first/face up的方案，這樣能夠支持更多的I/O，更多的RDL層，更小的線寬。

　　而Amkor則在追逐chip-down方案。這種方案對于那些將memory和其它die結(jié)合在一起的AP來說，是一個很好的選擇。