自定義位寬輸入輸出截位模塊的靈活配置方案 可配置任意輸入輸出位寬截位模塊 pdh的FPGA 發表于 04-25 11:36 ?409次閱讀 FPGA加法截位處理方法介紹 本模塊實現輸入與輸出位寬相同數據加法,并對結果進行四舍五入截位,對標matlab round函數。 pdh的FPGA 發表于 04-18 16:53 ?812次閱讀 怎樣單獨使用modelsim仿真xilinx呢? 直接在modelsim軟件內執行.do文件進行仿真,不通過vivado調用modelsim,viva.... pdh的FPGA 發表于 12-04 18:26 ?1514次閱讀 Ecpri包文格式介紹 Description:此參數是一個eAxC標識符(即,eAxC ID),用于標識與每個C平面(ec.... pdh的FPGA 發表于 03-27 14:58 ?3720次閱讀 Xilinx IP GTY調試心得 TXUSRCLK為用戶接口時鐘,接的PCS層,TXUSRCLK2接的PMA層,TXUSRCLK對應的.... pdh的FPGA 發表于 02-20 11:01 ?3835次閱讀