調制參數

　　在本設計實例中，系統規格指標如下：

　　符號率 = 30 ksps

　　數字濾波器 = 0.35

　　下一步是確定基帶濾波器要求：

　　總的信號 BW = 30 * 1.35 = 40.5kHz，這對于每個 I 和 Q 通道即為 20.25kHz。這決定了濾波器通帶。

　　濾波器阻帶要求在很大程度上由 DAC 更新速率決定，在該場合中為 240ksps，即每個符號 8x 插值。

　　現在讓我們快進到完整的電路，然后再做描述。請注意：為簡單起見，僅示出了兩個相同的通道 （I 和 Q） 之一：

　　圖 1：基帶驅動電路把單端 DAC 轉換至差分。推薦采用無源 DAC 重構濾波器以實現低噪聲。

　　DAC 輸入和基準

　　差分 DAC 輸出是更可取的。但是，當采用單電源、單端 DAC 輸出時，則一個固定 Vref 變得必不可少，它可以來自第三個 DAC，或來自信號 DAC 的 VREF。Vref 就是 DAC 的零基準，而且它能在 I 和 Q 通道之間共用，但是應確保其為低源阻抗，以在 I 和 Q 通道之間實現串擾的最小化。如有必要，可利用一個 LTC6246 電壓跟隨器對 VREF 進行緩沖。

　　在該例中，單端 I 和 Q DAC 針對 0 至 +1.024V 輸出進行配置。請注意，應對 DAC 數字驅動進行調整以使用所有可用的 DAC 位，但是絕對不要觸及全標度極端值。

　　任選的電阻器 R5 和 R6 的選擇以實現從 DAC 吸收低平均 DC 電流為目標。在本實例中，輸入共模電壓被下拉至 0.512V，以與 DAC 輸出電壓范圍的中心相匹配。

　　單端至差分驅動器

　　與單端基帶驅動截然不同，采用差分基帶信號來驅動調制器是高度可取的。差分驅動可提供高 6dB 的 RF 輸出功率和最低的誤差矢量幅度 （EVM）。

　　另外，選擇一個具差分輸入和輸出的放大器還可簡化設計，這是因為：

　　設計對稱性減少了輸出 DC 失調誤差，這降低了 LO 饋通 （LOFT） 并改善了調制準確度。

　　輸出共模電壓 （VOCM） 可單獨地變更以滿足調制器的要求，而且

　　增益可以單獨地變更，并不會影響 VOCM。

　　圖 2：差分驅動器通過提供增益和輸出共模電壓的單獨調整簡化了設計。

　　針對該應用選擇了 LTC6362，因為該器件僅吸收 1mA 的電源電流，而且噪聲相當低。對于那些基帶信號源具有低接近噪聲密度 （這意味著一個非常高階數的基帶數字濾波器與高分辨率 DAC 一起使用） 的設計，低的放大器噪聲是很重要。我們不望放大器使該接近信噪 （S/N） 比指標出現任何劣化。

　　電容器 C10 和 C11 的選擇旨在削減高頻 （HF） 噪聲，同時在極高的基帶頻率下產生可忽略的 （《0.1dB） 幅度誤差。LTspice 仿真對于該目的是相當有用的。

　　DAC LC 重構濾波器

　　DAC 重構濾波器對于使 DAC 階梯狀輸出平滑是很重要的，它可減少高頻奈奎斯特鏡像。另一個重要功能是最大限度地降低調制器輸出端上的寬帶噪聲層。

　　圖 3：LC 重構濾波器。該設計針對的是 266Ω 信號源和負載終端。

　　采用傳統的濾波器設計 CAD 工具來合成用于設計的 LC 元件值。為獲得最佳的調制準確度，應選擇針對線性相位的貝塞爾 （Bessel） LPF 響應。在本例中，-3dB 拐角被置于 50kHz，這適合于高達 ~30ksps 的符號率。

　　DAC 鏡像雜散信號的幅度 （相對于期望信號） 可利用 SIN（x） / x （式中的 x = π f / fCLK） 來估算。對于該設計的頻率計劃，我們可預期在 220kHz 實現 25dB 的鏡頻衰減。把 DAC LC 重構濾波器在 220kHz 提供的衰減 （45dB） 加至此衰減，旨在估算 70dB 的總奈奎斯特鏡頻抑制。