2 數字電源模擬前端及環路

　　數字電源控制環路包含了模擬前端，數字環路補償等模塊，在配置環路時需要綜合考慮。其中，數字環路還包含非線性增益模塊，使能后可以有效提升整個電源的動態響應性能。

　　2.1 數字電源模擬前端（AFE）

　　圖4 紅色框內電路為數字電源模擬前端（Analog-Front End，AFE）的一部分，其增益可以設置為1，2，4，8 等四個不同的值。設置不同的增益，則ADC 的輸出精度也隨之不同，比如設置增益為4，則輸出精度為2mV；設置增益為1，則輸出精度為8mV。

　　在相同輸入誤差（VEAP-VEAN）的情況下，不同的AFE 增益值將直接影響環路指標。其影響趨勢為，增益越大，環路帶寬越寬。

　　圖 4：數字電源的模擬前端

　　2.2 數字電源環路

　　圖 5：數字電源環路框圖

　　2.3 非線性增益

　　圖 6：非線性增益模塊

　　2.4 數字電源環路配置

　　圖6 和圖7 是使用數字電源開發工具Fusion Digital Power Designer 來配置環路的軟件截圖。該工具可以模擬整個環路并給出配置之后的閉環環路指標，包括截止頻率，相位余度和增益余度，極大的方便了環路的調試和優化。

　　圖6 所示的是軟啟動時的環路配置。零極點的信息在“Linear Compensation”方框中，其中AFE 的Gain 設置為4×；該配置中使能了非線性增益，其Limit 值和Gain 值是允許用戶修改的。最終，整個環路的指標為23.87KHz（截止頻率），49.33°（相位余度），11.77dB（增益余度）。

　　圖7 所示的是正常運行時的環路配置。零極點的信息在“Linear Compensation”方框中，其中AFE 的Gain 為4×；該配置中使能了非線性增益，其Limit 值和Gain 值是允許用戶修改的。最終，整個環路的指標為33. 7KHz（截止頻率），50.57°（相位余度），8.77dB（增益余度）。

　　正是采樣上述配置，輸出電壓在軟啟動階段其波形有明顯的“臺階狀”。下面將嘗試放慢環路后，驗證是否可以優化軟啟動階段的波形。

　　圖 7：軟啟動環路配置 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 8：正常運行時的環路配置

　　2.5 優化環路配置

　　圖9 是軟啟動環路優化后的軟件截圖。

　　環路的優化包括：1）不再使能非線性增益，同時將Gain0 由1 修改為0.5；這可以降低環路的低頻增益，最終降低環路帶寬；2）將AFE 的Gain 由4 修改為1，同樣可以降低環路帶寬。1 倍的Gain 將使AFE 的輸出的精度變差，并最終影響到輸出電壓，但考慮到軟啟動階段對輸出電壓的精度要求略低，因此可以上述修改可以接受。

　　需要說明的是，為保證正常運行時輸出電壓的性能（精度，動態性能等），正常運行時對應的環路參數將保持不變。

　　圖 9：優化軟啟動環路參數

　　圖10 所示的是優化環路后的輸出電壓波形，可以觀察到在軟啟動階段的“臺階”現象消失，波形平滑。

　　圖11 是將時間軸展開后的輸出電壓波形，可以觀察到其步進的時間依然是100us，步進的幅度為24mV（與理論值25mV 基本一致），但每一次的步進不再是突然增加，而是緩慢增加。因此，輸出電壓波形變得較為平滑。

　　圖 10：優化后的軟啟動波形 圖 11：展開時間抽觀察輸出電壓波形

　　但是，在圖10 所示的波形中可以觀察到，輸出電壓在啟動時刻有一個正向過沖并很快回落。嚴格意義上，該過沖會影響輸出電壓波形的單調性，在一些應用場景中是不運行的。下文將針對該過沖進行優化。