隨著4C 技術的迅猛發展，以及近十多年來智能控制技術的成就，智能控制在工業用儀器儀表和信息電器（ IA）產業中得到了廣泛應用，其實現手段也趨于多樣化。采用FPGA 實現控制器與使用馮·諾伊曼（VonNeumann）結構的微控制器（MCU）相比，具有信息流并行性、快速性、靈活性和易于擴展等特點。特別在實現復雜智能控制策略時，由于微控制器只能順序執行程序，隨著算法復雜程度的提高，執行速度必將受到限制。FPGA 可固件串行與并行實現算法，從本質上提高了處理速度，對實時性要求較高的智能控制過程來說是一種有效的實現途徑。

隨著FPGA技術的不斷發展，各種智能控制策略的FPGA 固核實現的研究隨之活躍。Henriette Ossoing等人完成了神經網絡的FPGA 實現并應用于監控和診斷系統中[1] ,Cirstea Marcian 等人將基于FPGA 的神經網絡控制器用于驅動電機。在第二次數字浪潮涌現之際，FPGA 的靈活可編程性等特點非常適合具有生命周期短、批量大的數字消費類電子產品的研制開發。

單神經元PID 控制器是一種具有自學習能力和自適應能力的良好控制器， 它不但結構簡單、學習算法物理意義明確、計算量小，參數調整容易，且能適應環境變化，具有較強的魯棒性，比較適合實際使用。仍是實際工業過程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線性和時變特性時，傳統的PID 控制器往往難以獲得滿意的控制效果。神經網絡以其強大的信息綜合能力為解決復雜控制系統問題提供了理論基礎，許多學者也通過軟件仿真的形式驗證了神經網絡控制的可行性并提出了一些新的算法，但由于目前沒有相應的硬件支持，只通過軟件編程，利用串行方法來實現神經網絡控制必然導致運算速度低，難以保證實時控制。而正如前文鎖說的FPGA結構靈活、通用性強、速度快、功耗低，用它來構造神經網絡，可以靈活地實現各種運算功能和學習規則，并且設計周期短、系統速度快、可靠性高。足以彌補PID控制器出現的各種問題。

本文主要介紹了用FPGA實現單神經元自適應PID控制器的方法，并對基于BP神經網絡整定的PID控制器的FPGA設計做了概述。

神經元自適應PID控制器的基本原理和算法

單神經元PID控制器的結構

三輸入單神經元模型。其中x1，x2，x3是輸入量，w1、w2、w3是對應的權值，K為比例系數。
與傳統PID控制器經離散處理后的增量表達式
y（k）=kie（k）+kp（e（k）-e（k-1）+kd（e（k）-2e（k-1）+e（k-2））
比較而知，權值w1、w2、w3分別對應于傳統PID控制器的ki，kp和kd。

學習算法
經過大量的實際應用，實踐表明PID參數的在線學習修正主要與芿（k）和e（k）有關。因此可將單神經元自適應PID控制算法中的加權系數學習修正部分進行修改。

本文里用FPGA實現的單神經元學習算法就采用了這種基于改進規則的方法。

神經元算法在FPGA上的實現

FPGA上浮點數的運算

浮點加、減、乘、除運算單元的設計

神經元PID算法離不開浮點運算，浮點運算在高級語言中使用很方便，但是通過硬件來實現就比較復雜，所以大多數的EDA軟件目前還不支持浮點運算，浮點運算器件只能自行設計，其中主要考慮的是運算精度、運算速度、資源占用以及設計復雜度。

浮點數的加法和減法需要經過對階、尾數運算、規格化、舍入操作和判斷結果正確性5個步驟，整個運算過程由op_state狀態機控制，op輸入端決定運算法則（0為加法，1為減法），a、b兩端分別輸入24位浮點數格式的加數和被加數，經過float_add_minus模塊的對階、尾數加（減）、舍入操作和判斷結果正確性四步運算，再由result_ normalization模塊規格化處理后輸出。

浮點乘法相對比較簡單，兩個浮點數相乘，其乘積的階碼是兩個數的階碼之和，乘積的尾數是兩個數尾數的乘積，符號是相乘數符號的異或，結果一樣需要規格化。

同理，浮點除法運算中，商的階碼是兩個數的階碼之差（被除數減除數），商的尾數是兩個數尾數的商，符號是兩個數符號的異或，注意這里結果的規格化與以往不同，是向右規格化操作。

在具體實現中，乘法器的尾數乘積運算采用了booth算法，除法器的尾數相除運算采用了移位相減的方法。

二進制與十進制浮點數相互轉換電路的設計