隨著4C 技術的迅猛發展，以及近十多年來智能控制技術的成就，智能控制在工業用儀器儀表和信息電器（ IA）產業中得到了廣泛應用，其實現手段也趨于多樣化。采用FPGA 實現控制器與使用馮·諾伊曼（VonNeumann）結構的微控制器（MCU）相比，具有信息流并行性、快速性、靈活性和易于擴展等特點。特別在實現復雜智能控制策略時，由于微控制器只能順序執行程序，隨著算法復雜程度的提高，執行速度必將受到限制。FPGA 可固件串行與并行實現算法，從本質上提高了處理速度，對實時性要求較高的智能控制過程來說是一種有效的實現途徑。

隨著FPGA技術的不斷發展，各種智能控制策略的FPGA 固核實現的研究隨之活躍。Henriette Ossoing等人完成了神經網絡的FPGA 實現并應用于監控和診斷系統中[1] ,Cirstea Marcian 等人將基于FPGA 的神經網絡控制器用于驅動電機。在第二次數字浪潮涌現之際，FPGA 的靈活可編程性等特點非常適合具有生命周期短、批量大的數字消費類電子產品的研制開發。

單神經元PID 控制器是一種具有自學習能力和自適應能力的良好控制器， 它不但結構簡單、學習算法物理意義明確、計算量小，參數調整容易，且能適應環境變化，具有較強的魯棒性，比較適合實際使用。仍是實際工業過程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線性和時變特性時，傳統的PID 控制器往往難以獲得滿意的控制效果。神經網絡以其強大的信息綜合能力為解決復雜控制系統問題提供了理論基礎，許多學者也通過軟件仿真的形式驗證了神經網絡控制的可行性并提出了一些新的算法，但由于目前沒有相應的硬件支持，只通過軟件編程，利用串行方法來實現神經網絡控制必然導致運算速度低，難以保證實時控制。而正如前文鎖說的FPGA結構靈活、通用性強、速度快、功耗低，用它來構造神經網絡，可以靈活地實現各種運算功能和學習規則，并且設計周期短、系統速度快、可靠性高。足以彌補PID控制器出現的各種問題。

本文主要介紹了用FPGA實現單神經元自適應PID控制器的方法，并對基于BP神經網絡整定的PID控制器的FPGA設計做了概述。

神經元自適應PID控制器的基本原理和算法

單神經元PID控制器的結構

三輸入單神經元模型。其中x1，x2，x3是輸入量，w1、w2、w3是對應的權值，K為比例系數。
與傳統PID控制器經離散處理后的增量表達式
y（k）=kie（k）+kp（e（k）-e（k-1）+kd（e（k）-2e（k-1）+e（k-2））
比較而知，權值w1、w2、w3分別對應于傳統PID控制器的ki，kp和kd。

學習算法
經過大量的實際應用，實踐表明PID參數的在線學習修正主要與芿（k）和e（k）有關。因此可將單神經元自適應PID控制算法中的加權系數學習修正部分進行修改。

本文里用FPGA實現的單神經元學習算法就采用了這種基于改進規則的方法。

神經元算法在FPGA上的實現

FPGA上浮點數的運算

浮點加、減、乘、除運算單元的設計

神經元PID算法離不開浮點運算，浮點運算在高級語言中使用很方便，但是通過硬件來實現就比較復雜，所以大多數的EDA軟件目前還不支持浮點運算，浮點運算器件只能自行設計，其中主要考慮的是運算精度、運算速度、資源占用以及設計復雜度。

浮點數的加法和減法需要經過對階、尾數運算、規格化、舍入操作和判斷結果正確性5個步驟，整個運算過程由op_state狀態機控制，op輸入端決定運算法則（0為加法，1為減法），a、b兩端分別輸入24位浮點數格式的加數和被加數，經過float_add_minus模塊的對階、尾數加（減）、舍入操作和判斷結果正確性四步運算，再由result_ normalization模塊規格化處理后輸出。

浮點乘法相對比較簡單，兩個浮點數相乘，其乘積的階碼是兩個數的階碼之和，乘積的尾數是兩個數尾數的乘積，符號是相乘數符號的異或，結果一樣需要規格化。

同理，浮點除法運算中，商的階碼是兩個數的階碼之差（被除數減除數），商的尾數是兩個數尾數的商，符號是兩個數符號的異或，注意這里結果的規格化與以往不同，是向右規格化操作。

在具體實現中，乘法器的尾數乘積運算采用了booth算法，除法器的尾數相除運算采用了移位相減的方法。

二進制與十進制浮點數相互轉換電路的設計

系統輸入值、從傳感器反饋回來的系統輸出值以及送給DAC的輸出控制量都不是上述二進制的浮點數類型，因此就需要能夠將兩種類型的數據進行相互轉換的電路。完成二進制浮點數轉換成十進制浮點數的全部操作所需要的時鐘數取決于二進制浮點數的大小，最少232個，最多1069個；而十進制浮點數轉換成二進制浮點數時，不論浮點數的大小，都只需要194個時鐘周期。

神經元算法在FPGA上的實現

有了以上加、減、乘、除浮點運算模塊以及進制轉換模塊，要實現神經元算法只需合理地把他們組織到一起。在FPGA里，是通過一個狀態機來完成這一功能的。狀態轉換圖如圖3所示，在圖中每個標有計算字樣的狀態里，所有運算都是并行完成的，大大節省了運算時間。圖中的START信號可以由微控制器給出，需要注意的是，并不只是在最后的狀態里START=0才使狀態機復原到IDLE狀態，實際情況是，任意時刻只要START=0，狀態機都會復原。

使用 Synplify Pro 7.1在Xilinx Virtex2 XC2V1500fg676-4上實現了該系統的綜合，時鐘頻率為98.4MHz，LUT資源占用率為76%。

基于BP神經網絡整定的PID控制器的FPGA設計概述

基于BP（Back Propagation）網絡的PID控制系統參數整定結構，控制器由兩部分構成：
（1） 經典的PID控制器：直接對被控對象進行閉環控制，三個參數kp、ki、kd為在線調整方式；
（2）神經網絡：根據系統的運行狀態，調節PID控制器的參數，以期達到某種性能指標的最優化。即使輸出層神經元的輸出狀態對應于PID控制器的三個可調參數kp、ki、kd，通過神經網絡的自學習、加權系數調整，使神經網絡的輸出對應于某種最優控制率下的PID控制器參數。

用FPGA實現BP神經網絡，除了各個浮點運算模塊之外，還需要實現隱層神經元的活化函數——正負對稱的Sigmoid函數和輸出層神經元的活化函數——非負的Sigmoid函數：

其中超越函數ex的實現，常用的有兩大類：一是多項式迭代，該方法實現速度快，但需要乘法器，當計算精度較高時，硬件成本大；二是移位加迭代，此方法只需加法器，結構簡單易于實現，但實現速度慢。不過還有一種采用分段線性化的方法，雖然實現容易，但是精度較低。筆者擬在現有浮點四則運算模塊的基礎上，采用指數函數冪級數展開式前n項和的形式實現超越函數ex。這雖然也是采用了多項式迭代的方式，但采用FPGA實現，可以在保證精度的前提下，減少硬件成本。有了這一模塊后，經過合理安排BP算法的運算順序，就可以在FPGA上實現基于BP神經網絡整定的PID控制器了。

結語
當今神經網絡的應用大多以軟件方式完成核心算法，但受限于微處理器（或DSP）工作頻率太慢或PC機體積較大的弱點，難以大規模應用。鑒于此，本文提出了一種基于FPGA、以硬件方式完成神經網絡算法的方案，在保證運算精度的前提下，運算速度可比同頻率的處理器以軟件方式實現快上百倍。另外，文中各個浮點運算模塊的實現還有一些有待優化的地方，因此可以在硬件資源上更為節省。由此可見，硬神經網絡是解決其學習速度慢、滿足實時控制需要的必由之路。本文提出了一種用FPGA實現神經元自適應PID控制器的方案，采用modelsim 5.6d進行仿真驗證并在Synplify Pro 7.1平臺上進行綜合，結果表明該方案具有運算速度快、精度高和易于實現的特點。

參考文獻：
[1]舒懷林。PID神經元網絡及其控制系統[M].北京：國防工業出版社，2006.2.
[2]徐光輝，程東旭等。基于FPGA的嵌入式開發與應用[M].北京：電子工業出版社，2006.9.
[3]林灶生，劉紹漢等。verilog FPGA芯片設計[M].北京：北京航空航天大學出版社，2006.7.
[4]韓少鋒，王***等，基于FPGA的神經元自適應PID控制器設計[J].電子設計應用，2005.2:72-74.
[5]李昂，王沁等。基于FPGA的神經網絡硬件實現方法[J]北京科技大學學報，2007.（1）：90-95.
[6]FAIEDH H,GAFSI Z,TORKI K,et al.Digital hardware implementation of a neural network used forclassification[C].Proceedings of the 16th International Conference on Microelectronics.Tunis,2004:551-553.
[7]4C datasheet +_2235680.html.