九、UBM解析IMFT的20nm 64Gbit MLC NAND

　　NAND 閃存在半導體市場的成功主要得益于移動電話和平板電腦市場持續且巨大的成長，以及在電腦中采用高性能固態硬盤（SSD）取代通用硬盤的普及率提升。正如英特爾和美光公司去年的共同聲明一樣，通過采用最新20nm制造技術加上單元架構中的突破性概念，可望實現具有Tb級容量、由多個芯片簡單堆疊組成的 NAND閃存產品。

　　在過去幾年中，NAND閃存已達到了商用存儲器所能實現的最高密度，這可歸功于其卓越的實體可擴展性和每單元2或3位元的多級單元（MLC）技術。然而，由于近來便攜式電子設備對于NAND閃存的強大需求，導致NAND元件結構持續顯著微縮，以實現更高密度、更快速度以及更低的位元成本。這對于采用傳統架構的次20nm浮柵閃存單元來說，NAND閃存中單元尺寸的顯著微縮將面臨重大的阻礙。

　　針對上述的挑戰，英特爾和美光公司共同成立了一家名為IM Flash Technologies（IMFT）的合資公司，專門進行工藝開發，并積極尋求NAND單元縮小的方法，終于成功地首次使用20nm設計規則開發并制造出高密度多級NAND閃存。IMFT還開發了一種創新的存儲器結構，并導入了全平面化的浮柵單元設計。

　　IMFT常被視為NAND閃存工藝的主導公司，目前它已推出整合高k值/金屬柵（HKMG）堆疊的單元平面化技術，這種技術能夠有效地克服由于轉向20nm節點或更先進工藝時導致的諸多實體和電氣微縮挑戰。

　　為了更進一步了解先進工藝技術和創新單元架構，UBM TechInsights公司最近對IMFT公司的20nm 64Gbit MLC NAND進行了分析。

　　通過在64Gbit MLC NAND閃存生產中導入20nm工藝技術，IMFT將自己定位為實現新工藝節點的主導廠商。由于芯片尺寸只有117mm2，這種NAND元件的面積與IMFT現有的25nm 64Gbit NAND閃存相較減少了近30%。IMFT的64Gbit NAND閃存采用單一的多層金屬柵和三層金屬層制造，并采用48接腳的TSOP無鉛封裝供貨。這種64Gbit的閃存芯片被分成具有單邊焊墊排列的4個庫，存儲器面積效率為52%，約相當于以前芯片面積為162mm2、25nm 64Gbit NAND元件的效率。

　　在傳統的NAND浮柵單元中，控制柵（CG）和多晶硅間電介質 （IPD）圍繞著浮柵（FG）布置，耦合因子很大程度上依賴于浮柵側邊，如圖所示。

　　

　　圖一：傳統浮柵NAND（IMFT的25nm NAND閃存）

　　深入探索

　　對于20nm及更先進的技術節點來說，單元間距已經太窄而無法再于浮柵間插入控制柵。因此NAND閃存必須透過消除控制柵－浮柵環繞結構，以便采用平面單元配置。

　　基于電荷擷取的閃存（CTF）由于采用平面單元結構，一向被認為是可行的替代方案。但遺憾的是至今還未能見到成功的NAND生產案例。考慮到所有這些因素，將金屬作為控制柵并結合在更薄浮柵上堆疊高k值柵間電介質（IGD）將成為采用現有浮柵NAND閃存技術持續縮小20nm以下節點NAND閃存的可能解決方案。

　　工藝關鍵技術和新閃存單元結構

　　IMFT采用全平面單元架構的20nm技術以及先進的關鍵工藝，已經克服了在小型閃存元件中多項傳統浮柵單元架構的關鍵問題：

　　●控制柵（CG）多晶硅填充縮小了相鄰浮柵間的距離

　　●單元到單元干擾

　　●IPD的微縮限制和更小的CG到FG耦合比

　　為了制造20nm NAND單元，在一些重要的微影步驟中必須采用先進的單元間距縮小技術（如雙倍圖案技術）。為了形成20nm以下節點設計規則的圖案，也必須建置四倍圖案形成技術，以克服193nm ArF浸入式雙倍圖案方法的限制。然而，這仍然是一種較不實際的方法，因為解決這種問題所需的超紫外曝光（EUV）工具對于閃存生產來說仍然過于昂貴。對于這種NAND元件來說，字線和位元線方向尺寸均約為40nm的單一閃存單元占用的實體單元面積為0.0017 um2。因此這種單元最可能成為NAND生產的最小單元。在這種NAND元件中已經實現了平面浮柵結構，同時還有多晶硅浮柵、高k IGD堆疊和金屬控制柵。

　　
　
　圖二：平面浮柵NAND（IMFT的20nm NAND閃存）

　　對于新的單元結構來說，氧-氮-氧（ONO）IGD層被高k電介質堆疊所取代，從而恢復平面單元結構中應減少的FG到CG耦合比。同時也可以采用更薄的多晶硅浮柵技術來降低單元到單元的干擾。基于金屬柵的字線是透過使用硬光罩層蝕刻多個柵堆疊進行定義的。由于單元間距顯著縮小，單元間電容耦合的增加將成為一個嚴重的問題，因為增加的單元到單元干擾將導致單元性能退化和可靠性問題。為了克服這些問題，單元柵和金屬位元線都采用一種氣隙隔離工藝。氣隙結構據稱可作為低介電常數的間隙填充材料。位元線的觸點則形成一種交叉布局，以實現更好的微影效益，以及具有68條字線的NAND串。

　　就IMFT的20nm MLC NAND閃存來說，新單元架構結合關鍵整合技術相當具有前景，可望透過更積極的單元微縮，進一步擴展傳統浮柵閃存的生命周期。然而，隨著浮柵幾何尺寸進一步減少，所擷取到的電子將急劇減少，從而可能導致在1x-nm MLC NAND閃存中需控制20個以下的電子。由于主流行動應用中的微縮要求以及可靠性的挑戰更高得多，使得創新元件概念或替代性存儲器解決方案（如IMFT最新NAND閃存元件中使用的方案）已經準備好在不久的將來取代NAND閃存之故。

　　舉例來說，在這種NAND中見到的CTF加上3D配置，即可視為近期現有平面NAND閃存技術的可替代方案，而各種大量新的存儲器概念正興起中，并競相作為NAND閃存的替代方案。浮柵NAND閃存目前尚未達到瓶頸，但最終也將達到微縮極限。讓人十分感興趣的是，IMFT和其它閃存制造商未來在共同克服這些微縮限制時將有何轉變。