電子發燒友App
（3） 申報單位要求：
數字電視整機：由具有優勢的數字電視整機企業獨立承擔；數字電視機頂盒：由具有優勢的數字電視機頂盒企業獨立承擔。1家單位申請兩項任務時，每項任務需編制1本申報書
課題4-3 高清晰度實時視頻監控SoC研發及應用
1. 研究目標
采用國產嵌入式微處理器/數字信號處理器，研制視頻監控SoC芯片，開發高清網絡攝像機（HD IP Camera）、數字視頻服務器（DVS）或數字硬盤錄像機（DVR）等視頻監控類產品，實現該SoC芯片在視頻監控類產品領域的批量應用。
2. 考核指標
（1） 采用國產嵌入式微處理器/數字信號處理器；
（2） 突破自主音視頻編解碼、視頻預處理、智能背景去除、人臉檢測硬件加速等關鍵技術；
（3） 支持高清視頻編碼壓縮；
（4） 支持數據流加密；
（5） 申請相關專利10項以上；
（6） 視頻監控SoC芯片在視頻監控類產品領域實現產業化，累計銷售超過10萬片。
3. 研發周期
2013年1月-2015年12月。
4. 其他要求
（1） 課題安排：公開發布，支持2家。
（2） 課題資金資助方式為：事前立項、事后補助（預撥30%）。
課題所需經費依據實際需要編制。中央財政資金每家不多于5000萬元，地方財政資金不低于中央財政資金的1倍，企業自籌資金不低于中央財政資金的2倍。
（3） 申報單位要求：
由國內市場占有率居領先地位的視頻監控整機企業、視頻監控SoC芯片設計企業或有國產軟硬件系統應用經驗的企業牽頭申報（答辯時應提供實施本課題已經具備的前期研發實物成果），聯合相關優勢單位共同承擔。
課題5-1 高性能IP核研發
1. 研究目標
面向通信、計算機、消費類電子產品等需求，在“十一五”研究成果基礎上，立足國內工藝線，突破基于頻譜判決的自適應連續時間線性均衡技術、時鐘與數據恢復電路的跟蹤相位平滑技術等關鍵技術，研制出USB3.0、PCI-E2.0、SATA3.0高速串行接口控制器IP核和支持多種CMOS工藝的視頻AFE系列IP核產品，以滿足現代通信、移動存儲、多媒體及計算機等應用領域對高速數據傳輸和高速高精度視頻信號處理的需求。
2. 考核指標
（1） 基于65nm及以下國內先進工藝和“十一五”專項取得的SERDES PHY IP核成果，研制USB3.0、PCI-E2.0和SATA3.0控制器IP核（包括HOST和DEVICE）；USB3.0 IP核需符合USB 3.0標準，兼容USB 2.0標準；PCI-E2.0 IP核需支持多條數據通路；滿足相應的接口控制標準協議，完成接口數據協議的解析和控制功能，實現主/從等接口模式控制；
（2） 基于國內主流SoC工藝，開發視頻AFE系列IP核產品；ADC分辨率10位，最高采樣速率170MSPS；支持多通道模擬視頻輸入，最高采樣頻率可支持1080P和UXGA視頻格式；模擬視頻信號PGA控制位為10位；
（3） 按照規范提交IP核仿真、集成、驗證等所需的文件或資料并提供驗證平臺；
（4） 完成工藝流片驗證測試，形成IP硬核，通過第三方測評；
（5） 實現IP核在SoC產品中的應用驗證。
3. 研發周期
2013年1月-2014年12月。
4. 其他要求
（1） 課題安排：公開發布，支持4家。
（2） 課題資金資助方式為：前補助。
課題所需經費依據實際需要編制。USB3.0、PCI-E2.0、SATA3.0 IP核各支持1家，中央財政資金每家不多于1200萬元； AFE系列IP核支持1家，中央財政資金不多于1500萬元。
企業自籌資金不低于中央財政資金的1倍，地方政府可為本課題提供配套資金。
（3） 申報單位要求：
由具有較好基礎的IP核研發單位牽頭申報，聯合芯片制造企業、SoC設計企業或應用企業共同承擔。1家單位申請多項任務時，每項任務需編制1本申報書。
課題5-2 數字信號處理器芯片的批量應用
1. 研究目標
面向移動通信設備與智能終端、工業控制和消費類電子等領域應用需求，研制32/16位單片高性能通用數字信號處理器、16位單片高性能通用數字信號處理器、高性能低功耗數字信號處理器IP核產品，相關應用開發系統及集成環境，實現批量應用。
2. 考核指標
（1） 32/16位單片高性能通用數字信號處理器
自主知識產權的32位單片高性能通用數字信號處理器產品；
與數字信號處理器產品配套的應用開發系統和應用軟件庫；
課題執行期內在移動通信基站和相關領域實現累計銷售10萬片以上。
（2） 16位單片高性能通用數字信號處理器
自主知識產權的16位單片高性能通用數字信號處理器產品；
與數字信號處理器產品配套的應用開發系統和應用軟件庫；
課題執行期內在移動通信基站和相關領域實現累計銷售50萬片以上。
（3） 高性能低功耗數字信號處理器IP核
自主知識產權的高性能低功耗數字信號處理器IP核產品；
與數字信號處理器核產品配套的IP封裝、仿真調試環境、綜合腳本等集成環境及相關系統芯片集成服務；
課題執行期內集成本課題數字信號處理器IP核的SoC芯片產品累計銷售100萬片以上。
3. 研發周期
2013年1月-2015年12月。
4. 其他要求
（1） 課題安排：公開發布，支持3家。
（2） 課題資金資助方式為：事后立項、事后補助。
課題所需經費依據實際需要編制。32/16位單片高性能通用數字信號處理器支持1家，中央財政資金不多于2000萬元；16位單片高性能通用數字信號處理器、高性能低功耗數字信號處理器IP核各支持1家，中央財政資金每家不多于1000萬元。
（3） 申報單位要求：
由具有數字信號處理器研制經驗的優勢企業獨立申報（應擁有課題對應產品的樣品和配套開發軟件，并符合產品性能指標應用要求）。1家單位申請多項任務時，每項任務需編制1本申報書。
課題5-3 自主IP核在SoC芯片中的批量應用
1. 研究目標
面向通信、計算機、消費類電子產品等需求，在“十一五”國產SoC產品研究成果的基礎上，立足國內工藝線，實現ADC/DAC類、高速串行接口類、SRAM類、FPGA類、NVM類和射頻類等6類IP核在SoC芯片中的應用推廣和產業化。
2. 考核指標
（1） 位數不低于14位、轉換速度不低于100MSPS的ADC/DAC類IP核累計實現在10萬顆以上SoC中的應用；
（2） 接口速度2.5 Gbps以上的高速串行接口類IP核累計實現在50萬顆以上SoC中的應用；
（3） 存儲容量達到1MB以上的SRAM類IP核累計實現在100萬顆以上SoC中的應用；
（4） 有效門容量20萬門以上且工作主頻200MHz以上FPGA類IP核累計實現在10萬顆以上SoC中的應用；
（5） 存儲容量64kB以上的NVM類IP核累計實現在1000萬顆以上SoC中的應用；
（6） 最高載波頻率達到6GHz以上的多模多頻無線收發器類射頻IP核累計實現在50萬顆以上SoC中的應用。
3. 研發周期
2013年1月-2015年12月。
4. 其他要求
（1） 課題安排：公開發布，支持6家。
（2） 課題資金資助方式為：事后立項、事后補助。
課題所需經費依據實際需要編制。ADC/DAC類、高速串行接口類、SRAM類、FPGA類、NVM類和射頻類各支持1家，中央財政資金每家不多于1000萬元。
（3） 申報單位要求：
由具有較好基礎的IP核研發單位、芯片制造企業或SoC設計企業獨立申報。1家單位申請多項任務時，每項任務需編制1本申報書。
課題5-4 單片可編程邏輯器件的批量應用
1. 研究目標
研制通用可編程邏輯器件產品及其配套工具，形成有市場競爭力的產品，實現批量應用。
2. 考核指標
（1） 研制具有自主知識產權的可編程邏輯器件產品以及配套工具。
（2） 課題執行期內銷售數量50萬片。
3. 研發周期
2013年1月-2014年12月。
4. 其他要求
（1） 課題安排：公開發布，支持1家。
（2） 課題資金資助方式為：事后立項、事后補助。
課題所需經費依據實際需要編制。中央財政資金不多于1000萬元。
（3） 申報單位要求：
由具有研制可編程邏輯器件產品基礎的單位獨立申報（應擁有課題對應產品的樣品和配套開發軟件，并符合應用要求）。
課題6-1 基于國產EDA工具、處理器和IP核的應用推廣平臺建設
1. 研究目標
支撐“核高基”專項國產EDA工具、嵌入式微處理器、IP核在國內IC設計行業的產業化應用及示范推廣，促進專項科研成果的產業化。建立國產EDA工具、嵌入式微處理器、IP核協同互動的軟硬件技術服務平臺，實現與國際相關主流產品在國內IC設計行業的共存并用，并逐步在局部領域形成競爭優勢。
2. 考核指標
（1） 要求聯合申報的各個單位在“十一五”基礎上新增10家國內芯片設計企業，完成不少于10款采用國產嵌入式微處理器的SoC產品開發；
（2） 要求聯合申報的各個單位在“十一五”基礎上新增10家國內芯片設計企業，完成不少于10款采用國產IP核的SoC產品開發；
（3） 要求聯合申報的各個單位舉辦國產EDA工具培訓不少于5次，國產EDA工具推廣應用會不少于5次，并應有人數規模，并采用國產EDA工具設計10款SoC芯片；
（4） 采用國產EDA工具設計芯片的企業均應提供EDA工具使用報告和相關測試報告給國產EDA工具開發單位，以利于國產EDA工具的改進和提升，增強國產EDA工具的市場競爭力。
3. 研發周期
2013年1月-2015年12月。
4. 其他要求
（1） 課題安排：公開發布，支持1家。
（2） 課題資金資助方式為：前補助。
課題所需經費依據實際需要編制。中央財政資金不多于4000萬元。地方配套資金不低于中央財政資金的1倍。
（3） 申報單位要求：
由1家國家集成電路設計產業化基地或集成電路公共服務平臺牽頭申報，聯合其他地區（不超過5家）產業化基地或集成電路公共服務平臺共同承擔，本課題聯合單位允許多于2家。
課題7-1 汽車電子高可靠基礎軟件平臺研制和應用
1. 研究目標
針對汽車整車網絡化、智能化和安全、節能方面的發展趨勢，結合汽車電子軟件平臺化的需求，研制滿足ISO 26262功能安全規范要求的高可靠實時嵌入式操作系統，及覆蓋系統架構設計與驗證、整車網絡設計與驗證、電子控制系統功能設計與驗證、測試與標定等汽車電子開發全過程的支撐環境，實現汽車電子復雜關鍵零部件電控系統和新能源汽車電控系統的應用示范與推廣。
2. 考核指標
技術指標：
（1） 實時嵌入式操作系統產品滿足符合ISO 26262功能安全規范要求、具備故障診斷能力，支持分布式處理與功能隔離保護，具有高度可配置的特性，最小配置小于10K，系統開銷小于10%；
（2） 集成化開發環境產品支持系統架構設計、整車網絡設計與驗證、符合MISRA C規范的安全代碼生成、代碼安全驗證以及系統仿真測試；
（3） 整車通信支持CAN、LIN等總線協議、支持高速和低速CAN網絡管理策略，支持3個以上汽車電子控制器協同運行；
（4） 提供不少于3種復雜關鍵零部件電控系統、不少于3種處理器的軟硬件參考實現。
產業化指標：
（1） 實現3款以上電動助力轉向、ABS、發動機控制等復雜關鍵零部件電控系統和新能源汽車電控系統產品的應用推廣，關鍵零部件電控系統符合整車廠試驗要求，試驗公里數大于3萬公里；
（2） 實現汽車電子基礎軟件平臺在不少于4家整車廠、每個整車廠不少于2個關鍵零部件電控系統的應用，應用規模總數不少于10萬臺套。
3. 研發周期
2013年1月-2015年12月。
4. 其他要求
（1） 課題安排：公開發布，支持1家。
（2） 課題資金資助方式為：前補助。
課題所需經費依據實際需要編制。中央財政資金不多于6000萬元。地方配套資金不低于中央財政資金的0.5倍，企業自籌資金不低于中央財政資金的1.5倍。
（3） 申報單位要求：
由國內實時控制類操作系統技術與產品研發優勢企業牽頭申報，可聯合零部件企業或4家整車廠商共同承擔，本課題聯合單位允許多于2家。
課題8-1 智能數字電視終端基礎軟件研發及產業化
1. 研究目標
針對智能數字電視終端高清交互、三網融合、多業務集成的特點，結合終端軟件平臺互聯網化、業務平臺化、云端融合化的需求，重點突破能力開放、云端融合等關鍵技術，研制基于開源與開放平臺技術的、自主可控的數字電視智能終端基礎軟件及應用平臺，支持多感知人機交互體驗和新型數字電視應用業務快速開發與部署，實現內容安全管控，云端融合的平臺體系架構，支持第三方應用擴展，形成專利和規范。推動國產智能數字電視終端軟件平臺及SoC在國產智能數字電視終端的規模化應用，開展交互娛樂、應用商店、電視商務等新型數字電視應用系統示范。
工商網監
評論