軟件開發者應該明白許多參數都會影響接口的性能。即使對IP規范以及SOC設計團隊開發的特定配置進行了最為謹慎的研究，也無法保證軟件開發者能夠按照支持實際IP模塊的方式，對IP進行編程。在最優情況下，這些故障可以在軟件開發階段檢測出來。在最壞情況下，這些故障可能在SOC實際使用過程中出現。

軟件開發者還需要一份關于PHY的陳述，以便與其他設備驗證互操作性和性能。關于高級工藝節點日益嚴重的問題，是半導體公司用于構建控制器與PHY完整原型的獨立PHY芯片越來越少。設計人員必須依賴他們的IP供應商為軟件團隊提供充足的PHY卡。在很多情況下，IP提供商只根據特定客戶的要求通過特定方式，提供用于新PHY IP驗證實現與特性的PHY卡。獲得PHY（作為IP原型套件中標準部件）是一個獲得完整原型解決方案的可靠方法。

為了簡化流程，雖然硬件團隊改進了配置設定，軟件團隊可以使用DesignWare IP原型套件或者DesignWare IP虛擬開發工具包（VDK）查看軟件棧（圖6）。軟件開發者可以使用這兩種工具通過使用相關參考軟件開發、調試、優化IP驅動軟件。

DesignWare IP原型套件不僅可以處理驅動軟件的功能行為，還可以與連接到PHY子卡的外部設備共同驗證軟件性能。由于硬件團隊可以為HAPS-DX系統（IP原型FPGA系統）提供燒錄文件，盡早確定目標有很多益處，如果新的硬件就緒，軟件團隊可以再次嘗試新的硬件配置。即使團隊位于遠程，這種互動方法仍然可行。由于DesignWare IP原型套件價格可以接受，并且可以做到開箱即可使用，可以輕松適用于SOC與軟件開發團隊。DesignWare IP原型套件首次組裝后，軟件開發者可以在他們的主機上使用最優開發環境，或者在ARC軟件開發平臺上編輯軟件。將新燒錄文件下載到HAPS-DX板上后，這個過程十分迅速，并且每天可以進行數百個軟件的調試。

DesignWare IP虛擬開發工具包（VDK）提供了一種模擬模型（虛擬原型），可以使用ARMv8 Cortex big.LITTLE處理系統（四核Cortex-A57及四核Cortex-A53處理器）呈現ARMv8基本參考模板。DesignWare 控制器 IP模型將與參考模板進行整合。每個模型都可以根據軟件開發者相關的設置進行配置。經過配置步驟后，軟件開發者可以使用他們喜歡的軟件調試器。除了標準調試器功能，VDK還可以詳細查看軟件或硬件的活動。軟件團隊還可以將完成的軟件棧發送給硬件團隊，以便其進行下一次性能迭代。這種并行的硬件設計和軟件開發過程通常還被稱為"左移"。以IP為中心的SDK可以使設計人員，將軟件開發任務分解為一系列獨立、相互隔離的任務，這就不需要進行大規模的組織變動或大規模投資。唯一的投資就是添加Synopsys IP SDK，軟件團隊無需進行其他投資或者學習。

第4步：將IP整合到SOC中

從宏觀角度來看SOC設計問題，半導體企業硬件方面的問題主要包括：設計自有的差異化IP模塊、獲得高質量第三方IP、按照SOC優化法進行配置、將所有模塊整合到時鐘、電壓供應商的SOC基礎模塊中、芯片緩沖存儲器或寄存器、測試電路。SOC設計團隊將確定半導體特定實施細節并制定關于如何整合IP的要求。IP具有泛型接口，如果不是在SOC基礎設施中加入額外粘合邏輯無法匹配。對于許多IP供應商而言，這項工作是由SOC設計團隊負責的繁瑣任務。

對IP供應商期待更多（幫助）有利于設計人員解決這些問題。首先，DesignWare IP原型套件提供了完整的參考設計。根據該設計，半導體可以執行相應的粘合邏輯。他們甚至可以復制（相關方）提供的RTL源代碼并以此為起點作出更多工作。

對于小型SOC設計組織而言，這是一種使用IP提供者的知識、通過支持工程師或IP開發者獲得相 關見解的高效方法。

對于項目復雜且截止時間較緊的大型組織而言，IP原型套件還不夠。他們需要更多的支持，并且需要大幅度降低內部費用：他們需要定制化的接口IP子系統。接口IP子系統使得設計人員可以充分利用IP提供者關于協議與標準的知識和見解，將這些知識和見解與他們自己的半導體知識和執行問題相結合，并提供綜合性解決方案。IP可交付成果與半導體需求的整合應該通過節省成本、半定制方法完成。由于這個過程可以用于多個客戶，每個客戶可以享用來自其他項目的IP提供商經驗，將IP重復利用范式用于子系統。IP提供者在上述整合中需要提供的要求包括：控制器與PHY的整合、多協議與常見PHY的整合、子系統（包括軟件棧）的完成。（例子：感應器子系統）

第5步：將驅動和固件整合到SOC軟件棧中

最后，還需要進行軟件開發工作。即使對于驅動而言，多數工作可以通過DesignWare IP原型套件或者IP虛擬開發工 具包進行分解和輔助，軟件開發團隊的終極目標是完成整個軟件棧。軟件團隊一般都從在上一個硅片上運行的可用軟件棧開始，并且嘗試使用先前的基板進行一些開發。但是由于半導體的重大變化，他們無法走的很遠，因此，如果他們希望撼動整個設計圈，他們需要一個涉及SOC所有相關部件的硅實現前目標。

這項工作所需的投資和努力遠遠大于簡單的IP SDK，但是對于軟件開發團隊是一個好消息的是：新思科技的IP SDKs實際上是一個可以獲得整個SOC目標的縮小版。小型團隊將會欣喜的發現DesignWare IP原型套件可以作為墊腳石，幫助他們獲得更多的SOC部件。4M的門容量對于低于500K的控制器尺寸可以充分滿足需要，為相同的原型系統添加更多部件所需的空間也預留充足。

隨著規模不斷擴大，原型團隊可以首先使用HAPS-70原型系統并與像衛星系統一樣擴展連接DesignWare IP原型套件，這樣可以保留已經完成且已驗證的部分、可以快速切換到SOC其他未驗證部分進行工作（圖7）。

對于使用虛擬原型方法的團隊而言，DesignWare IP VDK內的模型是Virtualizer?虛擬原型工具中可用模型的完整打包版。這類團隊可以使用Virtualizer?中相同的參考模型和配置，與事務級模型（TLM）庫（涵蓋最常用的商業IP）中的其他特定SOC模型一起進行擴展，并使用Virtualizer事務級模型（TLM）創建工具為獨特的內部IP創建模型。

IP Accelerated（IP加速）

IP Accelerated（IP加速）是新思科技（作為接口IP的頭號提供商）為了推進IP供應商范例啟動的多年計劃。新思科技IP Accelerated（IP加速）計劃（圖8）促進了新思科技已經建立的廣泛的，經過硅驗證DesignWare IP組合，該組合包括新型DesignWare IP原型套件、DesignWare IP虛擬開發工具包、IP子系統，這可以加快確定原型、軟件開發，并加快將IP整合到SOC體中。

對于硬件工程師而言，IP原型套件可以提供經過驗證的IP配置，并且該配置可以輕松修改以便為目標性應用進行優化設計。軟件開發者可以使用IP虛擬開發工具包或者IP原型套件用于軟件的前期開發、調試、測試。

概述與展望

半導體行業正在根據市場需求的變化進行一次自然進化。雖然客戶向半導體行業提出了很多新的要求，IP提供者不得不滿足這些不斷增加的要求。IP Accelerated（IP加速）計劃有利于應對這些挑戰。我們需要盡量在滿足IP用戶最大程度上的自我發展與向關注核心競爭力的組織提供專門定制化服務的行為之間尋求平衡。

參考

[1]系統IC業務成功的要素以及對商業模式產生的影響，IBS2012年第4季度報告

[2]2013年新思科技全球用戶調查

[3]全球系統IC行業服務報告 - 將半導體行業內的軟件貨幣化的方法，IBS第23卷第4號，2014年4月