半導體公司目前正面對兩大基本現實：優化半導體項目的成本以及為了滿足客戶需求而提供全面性解決方案。客戶的需求使得半導體開發商將注意力不僅集中在硅元素，而且還關注軟件。

讓我們首先來看一下半導體項目的成本。市場研究表明主流半導體項目（衍生物）的下列費用趨勢。

上述圖1（最新可用圖）顯示了主流設計的成本。雖然這些類型的設計已經出現了明顯的成本增加的趨勢，但是這些成本仍然遠低于那些在新工藝節點（需要更高的投資）的全新結構的成本。比如，14nm工藝節點的初始項目成本大約為3億美元1。

由于這些高額的項目成本，客戶向半導體行業提出了具有挑戰性的要求。比如，不斷變化的市場，要求更優、更高效的用戶體驗、更小的設備、更低的成本、更低的功耗，這些都增加了芯片的復雜性以及工藝節點需求。半導體企業必須提供全面的SOC及軟件棧平臺，以便使終端客戶優先選擇在該平臺實現自己的應用、提供必要的外部界面、優化能耗。這些都已在規劃中，并一一實現。在芯片層面，這些要求促進了帶有多時鐘和多電壓的復雜結構，這種結構將所有部件整合到SOC及相關軟件棧中，并且這些要求繼續增加（圖2）。

本白皮書討論了SOC設計人員在解決SOC復雜性問題以及關于上市時間的挑戰時面臨的問題。本白皮書也將討論第三方IP的使用，并說明考慮到當今SOC的復雜性，僅僅依靠高質量IP不足以加快上市時間。本白皮書還將討論關于用于IP的驅動程序軟件開發的問題。最后，本白皮書將回顧在SOC設計過程中的五個主要開發步驟以及第三方IP供應商如何幫助加快這些步驟。

使用第三方IP提供者獲得高質量IP

為了降低項目成本和風險，半導體設計機構需要獲得第三方硅知識產權用于他們的SOC項目，特別是一個SOC所需的處理器、音頻子系統、傳感器子系統、標準外部接口。

標準接口子系統包括一個連接片上通訊基礎設施（一般為在端口上使用標準總線協議的多級互連裝置）的控制器、通過預定協議及電氣規范與外部接口連接的PHY模塊。這兩種模塊都必須符合標準協議，如USB-IF規范或PCI Express標準等公共標準。許多項目都已經證明使用高質量第三方IP可以為半導體企業降低成本和風險。理想情況下，控制器與PHY將由一個供應商提供，可以降低SOC設計人員的整合難度。理論上，由于每個項目都是基于相同標準，整合應該十分簡單。但是，整合面臨著三個挑戰：標準或協議知識、符合性能要求、將IP整合到整個SOC中。

標準或協議知識

首先，SOC設計人員必須解決一個日益困難的任務：理解IP協議或標準。由于半導體企業通過購買IP降低設計成本，這些企業將他們的IP設計人員重新調配至其他設計崗位。多數現代化接口IP標準每幾年都會進行重大修改，并且每年都會發出工程變更通知（ECNs）。這些變動可能會使企業內部IP設計人員的知識很快落后，除非他們可以集中精力關注特定的IP和協議。在最優情況下，一個項目團隊仍然配備至少一名可以理解特定標準的工程師，但是對于復雜的接口IP部件（比如PCI Express）中的1000多個參數，大體了解相關標準或IP模塊是不夠的。在最壞情況下，項目中沒有任何人具有特定接口IP標準背景，這使得SOC充分整合成為漫長、風險重重的過程，比如，PCIe3.0標準超過850頁。進行IP配置，并為該配置開發高性能的設備驅動程序絕對不是輕松的任務，特別是當使用IO可視化等最新硬件功能的情況出現。除了從IP供應商獲得接口IP許可而支付的費用以外，半導體企業通常還需要額外支付整合和軟件開發的費用。

加速RTL修訂

第二個挑戰是：對于IP的配置，在SOC中的接口性能是否能滿足芯片功能的需求以及終端客戶的要求。在理想情況下，SOC設計團隊有權通過設置IP的參數來使用第三方IP。設計人員必須處理大量配置參數才可以創建滿足SOC要求的RTL。除了用于RTL的配置參數，軟件開發者還必須通過驅動程序軟件控制許多不同的功能。總之，硬件和軟件設置及功能決定了IP的貫穿性、潛在性、功率分布。設計人員可以尋求IP提供者關于SOC理想配置的建議，也可以確定不同的配置參數以實現所需功率-性能平衡。高效的配置探索需要嘗試一種IP配置對比不同IP配置的快速轉回時間。加快轉回時間首先意味著有能力為不同配置快速生成RTL。如果該步驟涉及與已經產生新版本的IP提供商的互動，那么會出現兩個常見問題：第一，進度問題：轉回時間至少需要多個工作日；第二，商業問題：修訂RTL配置的請求的數量將受到IP許可協議的限制，原因在于IP提供者需要減少他們的設計影響。但是，如果半導體工程師可以使用配置工具修改IP，那么，轉回時間就不再依賴于第三方IP提供者。

將IP整合到半導體

第三個挑戰是將IP子系統整合到SOC結構當中。控制電源域、時鐘、復位的遠端信號必須正確地適用于IP子系統并且與半導體其他部分相匹配。創建初始子系統后，還需準確、高效地進行仿真和原型建立。

由于PHY不會產生預期的功能和性能，理解時鐘的時序要求以及PHY的復位十分重要。當實現正確的時序要求時，將顯示"眼圖張開"。在經典的工作分工中，SOC設計團體將負責IP子系統，然后嘗試理解這些IP如何發揮作用以及需要IP提供者提供詳細信息的時序要求以及測試要求。這種分析十分耗時，并且僅適用于整合IP。

將控制器與PHY整合到SOC中通常分為兩步：仿真和原型設計。但是，并不是所有設計人員都會選擇進行仿真，這主要由于無法獲得PHY的模型、或者缺少RTL模擬經驗，直接進入到原型設計步驟

對IP原型進行設計也存在一些挑戰：（a）調試PHY板；（b）接入FPGA板；（c）PHY與FPGA板之間進行控制器設置和信號時序控制。每個問題都可以將項目延遲數周。如果PHY與控制器IP來源不同，這些困難將更為明顯。IP整合團隊、原型設計團隊、IP提供者之間的多次迭代十分常見，并且可能耗時數月。即使IP整合團隊了解PHY的時序要求，原型設計團隊可能需要數周才可以結束時序收斂并進行正確設計（以便確保器速度最優并且PHY具有最佳信號完整性）。在長期實驗過程中，開發板可能發生故障、導致額外延遲（由于將PHY板送回供應商進行錯誤分析和維修），然后，才可以繼續進行IP整合。

首個硅與收益之間的軟件作用

根據市場細分，半導體企業不得不開發不同層次的軟件用于他們的SOC。一方面對于汽車應用中微控制器芯片，半導體企業必須開發相對較小，然而關鍵的適應層（MCAL）。另一方面，移動處理器需要非常復雜且包含下列各項的軟件棧：多層部件、安全和非安全固件、操作系統核心、驅動程序、通信協議棧、安卓等中間件的應用。除了應用處理器上的軟件，每個子系統獨自運行無線軟件棧等大量軟件。很明顯，軟件已經成為每個系統的主要部件，并且成為一個產品的區分要素之一。市場研究公司IBS預測到2020年，20%左右的半導體收入將歸因于其承載的軟件，這與半導體企業在SOC項目中的投入[40-50%]不是一直成比例的3。許多半導體企業行政人員已經發現了這個問題，并表示"如果我無法推出可以運行的軟件，我的客戶就不會大批量訂購，我也就不會獲得收益"。

開源軟件可以作為解決軟件開發困難的解決方案之一。開源軟件一般都是由前沿公司提供的。為新IP開發首個軟件棧后，這些公司可能選擇將軟件捐獻給開源社區，比如，將Linux系統的IP驅動程序提交至來自kernel.org的主線內核。制作SOC驅動軟件進行的努力可以作為一種公益，因為開源社區可以獲得關于操作系統修正的代碼。雖然這有助于降低整體難度，但是還有很多定制化的開源軟件以及特定SOC軟件需要編寫和測試。

對IP提供者期望更多

既然我們已經明白了最先進SOC項目的最高挑戰，我們最好也應該理解為什么當今的IP用戶對IP供應商的期待更多。隨著硬件整合與軟件開發的挑戰繼續加劇，IP提供商憑借其協議方面的專業知識以及滿足一系列客戶需求的廣泛經驗，有能力開發并提供全面性原型套件、軟件開發工具包（SDKs）、完整的IP子系統，這可以縮短或降低IP整合的時間和難度。

第1步：獲得首個原型

從第三方IP提供商獲得IP時，（相關方）都期望IP可以發揮作用。但是，使IP可以在實際SOC的原型中可以發揮作用仍然存在很多困難，主要包括以下幾個方面：

（a）獲得原型以便探討性能；

（b）確認IP可以用于相應系統；

（c）向軟件團隊交付原型以便進行早期軟件開發

在理想場景下，IP供應商可以清除上述三個方面出現的障礙。設計人員可以在IP可以使用后，立即開始探討性能，并確認IP可以用于相應系統。

IP提供商（如新思科技）能夠提供可以完成上述理想場景的IP原型套件。DesignWare?IP原型套件（圖3）包括一個在新思科技HAPS-DX原型系統中實現的，預先配置好的DesignWareIP控制器，該控制器通過標準型HAPS Track連接器與相應的DesignWare PHY子卡連接。該IP原型套件配備了參考設計，及SOC整合邏輯及參考軟件棧，這可以在標準ARC軟件開發平臺上運行并且連接至HAPS-DX原型（因此可以執行該參考軟件棧（Linux、驅動程序））。另外，還可以通過有效的PCIe接口連接至主機電腦。整個系統進行了預測試，并且經過證明可以在數分鐘內完成設置，這可以確保用戶可以即時開始使用IP。Linux可以在數秒內啟動并運行，USB驅動等外部部件可以插入，以便在實際應用中驗證USB3.0子系統的性能。DesignWareIP原型套件可以將設計人員的工作時間從數月縮短到數分鐘。

第2步：為了獲得最佳性能探究IP配置

探究，意味著尋找不同的RTL配置（修改RTL）和參數設置（使用驅動程序軟件對RTL進行編程）。對很多配置的探究，需要有快速修改并為生成RTL設置更新原型的能力。

伴隨新思科技DesignWareIP原型套件（圖4）產生的快速迭代流程，依賴兩個關鍵性部件：設計團隊可以使用coreConsultant工具將RTL用于所有有效配置中，然后通過該工具生成相應的RTL代碼，無需新思科技的支持。這種自動RTL生成能力（一杯咖啡的時間）可以將周轉時間從數天縮短至數分鐘，而其他IP供應商為客戶手動生成RTL需要數天迭代時間。

RTL被修改后必須載入HAPS-DX系統。ProtoCompilerDX是行業內最先進的原型工具集，可以將原型實現時間從數周縮短到數天。對于提供參考配置的控制器IP進行典型性修改，原型實現時間甚至可以縮短至數小時。這意味著多次迭代可以為設計團隊提供充足機會，嘗試不同配置方案（提供的腳本也可以簡化該過程）。這大大降低了由于缺少探究時間而導致的IP功能不足或過度設計。在使用IP提供商生成的新RTL進行手動迭代流程與該全自動方法之間，保守估計自動方法的迭代次數是手動方法的10倍以上，這可以確保更優的IP以及更優的SOC性能。

如果IP回復原型并且軟件驅動程序（如果必要）進行了修改，更新的原型將立即與PHY共同發揮功能，因為DesignWareIP原型套件的其他接口沒有改變并且無需調試。在更加復雜的情況下，設計人員需要修改控制器周圍的參考設計，因此需要實際硬件調試。設計人員可以通過HAPS深度追蹤能力觀察500多個內部信號，足以進行調試。

第3步：開發驅動程序和固件（左移過程）

讓我們瀏覽一下典型性界面IP軟件棧（圖5）。即使使用已經在Linux內核進行了"主線化"的驅動時，軟件開發者仍然必須對SOC中的特定部分以及驅動進行優化和定制化。雖然IP最終將成為設備驅動開發者的目標，IP驅動程序開發在軟件開發開始前無法啟動。固件中內存驅動器開始工作之前，引導程序不會運行，因此也無法進行后續軟件開發。另外，各級IP驅動必須進行開發和整合 - 從引導裝載程序與固件驅動，到內核驅動以及中間軟件。

在最壞的情況下，目標是已經放置在原型版上的首個芯片，但是在多數情況下，軟件組可以通過FPGA原型或虛擬原型進行軟件研發。由于IP原型化所耗費的時間，在許多項目中，上述獲得過程雖然比硅實現較短，但是在項目周期內仍然處于較晚階段，這使得芯片下線前軟件開發時間縮短。軟件開發者的目標是提供一種驅動程序，可以通過最為充分且高效的方法實現操作系統提供的硬件IP，并且符合整個系統的功率和性能要求。

軟件開發者應該明白許多參數都會影響接口的性能。即使對IP規范以及SOC設計團隊開發的特定配置進行了最為謹慎的研究，也無法保證軟件開發者能夠按照支持實際IP模塊的方式，對IP進行編程。在最優情況下，這些故障可以在軟件開發階段檢測出來。在最壞情況下，這些故障可能在SOC實際使用過程中出現。

軟件開發者還需要一份關于PHY的陳述，以便與其他設備驗證互操作性和性能。關于高級工藝節點日益嚴重的問題，是半導體公司用于構建控制器與PHY完整原型的獨立PHY芯片越來越少。設計人員必須依賴他們的IP供應商為軟件團隊提供充足的PHY卡。在很多情況下，IP提供商只根據特定客戶的要求通過特定方式，提供用于新PHY IP驗證實現與特性的PHY卡。獲得PHY（作為IP原型套件中標準部件）是一個獲得完整原型解決方案的可靠方法。

為了簡化流程，雖然硬件團隊改進了配置設定，軟件團隊可以使用DesignWare IP原型套件或者DesignWare IP虛擬開發工具包（VDK）查看軟件棧（圖6）。軟件開發者可以使用這兩種工具通過使用相關參考軟件開發、調試、優化IP驅動軟件。

DesignWare IP原型套件不僅可以處理驅動軟件的功能行為，還可以與連接到PHY子卡的外部設備共同驗證軟件性能。由于硬件團隊可以為HAPS-DX系統（IP原型FPGA系統）提供燒錄文件，盡早確定目標有很多益處，如果新的硬件就緒，軟件團隊可以再次嘗試新的硬件配置。即使團隊位于遠程，這種互動方法仍然可行。由于DesignWare IP原型套件價格可以接受，并且可以做到開箱即可使用，可以輕松適用于SOC與軟件開發團隊。DesignWare IP原型套件首次組裝后，軟件開發者可以在他們的主機上使用最優開發環境，或者在ARC軟件開發平臺上編輯軟件。將新燒錄文件下載到HAPS-DX板上后，這個過程十分迅速，并且每天可以進行數百個軟件的調試。

DesignWare IP虛擬開發工具包（VDK）提供了一種模擬模型（虛擬原型），可以使用ARMv8 Cortex big.LITTLE處理系統（四核Cortex-A57及四核Cortex-A53處理器）呈現ARMv8基本參考模板。DesignWare 控制器 IP模型將與參考模板進行整合。每個模型都可以根據軟件開發者相關的設置進行配置。經過配置步驟后，軟件開發者可以使用他們喜歡的軟件調試器。除了標準調試器功能，VDK還可以詳細查看軟件或硬件的活動。軟件團隊還可以將完成的軟件棧發送給硬件團隊，以便其進行下一次性能迭代。這種并行的硬件設計和軟件開發過程通常還被稱為"左移"。以IP為中心的SDK可以使設計人員，將軟件開發任務分解為一系列獨立、相互隔離的任務，這就不需要進行大規模的組織變動或大規模投資。唯一的投資就是添加Synopsys IP SDK，軟件團隊無需進行其他投資或者學習。

第4步：將IP整合到SOC中

從宏觀角度來看SOC設計問題，半導體企業硬件方面的問題主要包括：設計自有的差異化IP模塊、獲得高質量第三方IP、按照SOC優化法進行配置、將所有模塊整合到時鐘、電壓供應商的SOC基礎模塊中、芯片緩沖存儲器或寄存器、測試電路。SOC設計團隊將確定半導體特定實施細節并制定關于如何整合IP的要求。IP具有泛型接口，如果不是在SOC基礎設施中加入額外粘合邏輯無法匹配。對于許多IP供應商而言，這項工作是由SOC設計團隊負責的繁瑣任務。

對IP供應商期待更多（幫助）有利于設計人員解決這些問題。首先，DesignWare IP原型套件提供了完整的參考設計。根據該設計，半導體可以執行相應的粘合邏輯。他們甚至可以復制（相關方）提供的RTL源代碼并以此為起點作出更多工作。

對于小型SOC設計組織而言，這是一種使用IP提供者的知識、通過支持工程師或IP開發者獲得相 關見解的高效方法。

對于項目復雜且截止時間較緊的大型組織而言，IP原型套件還不夠。他們需要更多的支持，并且需要大幅度降低內部費用：他們需要定制化的接口IP子系統。接口IP子系統使得設計人員可以充分利用IP提供者關于協議與標準的知識和見解，將這些知識和見解與他們自己的半導體知識和執行問題相結合，并提供綜合性解決方案。IP可交付成果與半導體需求的整合應該通過節省成本、半定制方法完成。由于這個過程可以用于多個客戶，每個客戶可以享用來自其他項目的IP提供商經驗，將IP重復利用范式用于子系統。IP提供者在上述整合中需要提供的要求包括：控制器與PHY的整合、多協議與常見PHY的整合、子系統（包括軟件棧）的完成。（例子：感應器子系統）

第5步：將驅動和固件整合到SOC軟件棧中

最后，還需要進行軟件開發工作。即使對于驅動而言，多數工作可以通過DesignWare IP原型套件或者IP虛擬開發工 具包進行分解和輔助，軟件開發團隊的終極目標是完成整個軟件棧。軟件團隊一般都從在上一個硅片上運行的可用軟件棧開始，并且嘗試使用先前的基板進行一些開發。但是由于半導體的重大變化，他們無法走的很遠，因此，如果他們希望撼動整個設計圈，他們需要一個涉及SOC所有相關部件的硅實現前目標。

這項工作所需的投資和努力遠遠大于簡單的IP SDK，但是對于軟件開發團隊是一個好消息的是：新思科技的IP SDKs實際上是一個可以獲得整個SOC目標的縮小版。小型團隊將會欣喜的發現DesignWare IP原型套件可以作為墊腳石，幫助他們獲得更多的SOC部件。4M的門容量對于低于500K的控制器尺寸可以充分滿足需要，為相同的原型系統添加更多部件所需的空間也預留充足。

隨著規模不斷擴大，原型團隊可以首先使用HAPS-70原型系統并與像衛星系統一樣擴展連接DesignWare IP原型套件，這樣可以保留已經完成且已驗證的部分、可以快速切換到SOC其他未驗證部分進行工作（圖7）。

對于使用虛擬原型方法的團隊而言，DesignWare IP VDK內的模型是Virtualizer?虛擬原型工具中可用模型的完整打包版。這類團隊可以使用Virtualizer?中相同的參考模型和配置，與事務級模型（TLM）庫（涵蓋最常用的商業IP）中的其他特定SOC模型一起進行擴展，并使用Virtualizer事務級模型（TLM）創建工具為獨特的內部IP創建模型。

IP Accelerated（IP加速）

IP Accelerated（IP加速）是新思科技（作為接口IP的頭號提供商）為了推進IP供應商范例啟動的多年計劃。新思科技IP Accelerated（IP加速）計劃（圖8）促進了新思科技已經建立的廣泛的，經過硅驗證DesignWare IP組合，該組合包括新型DesignWare IP原型套件、DesignWare IP虛擬開發工具包、IP子系統，這可以加快確定原型、軟件開發，并加快將IP整合到SOC體中。

對于硬件工程師而言，IP原型套件可以提供經過驗證的IP配置，并且該配置可以輕松修改以便為目標性應用進行優化設計。軟件開發者可以使用IP虛擬開發工具包或者IP原型套件用于軟件的前期開發、調試、測試。

概述與展望

半導體行業正在根據市場需求的變化進行一次自然進化。雖然客戶向半導體行業提出了很多新的要求，IP提供者不得不滿足這些不斷增加的要求。IP Accelerated（IP加速）計劃有利于應對這些挑戰。我們需要盡量在滿足IP用戶最大程度上的自我發展與向關注核心競爭力的組織提供專門定制化服務的行為之間尋求平衡。

參考

[1]系統IC業務成功的要素以及對商業模式產生的影響，IBS2012年第4季度報告

[2]2013年新思科技全球用戶調查

[3]全球系統IC行業服務報告 - 將半導體行業內的軟件貨幣化的方法，IBS第23卷第4號，2014年4月