開發人員可充分利用市場上的微處理器，為ECU制動控制功能達到SIL3認證標準提供所需技術。TI與羅伯特·博世有限公司(Robert Bosch GmbH)聯合開發的TMS570就是一款這樣的微處理器。

　　在硅芯片設計中，芯片布局本身就是一項很大的挑戰，應包括專用知識產權(IP)以減少并檢測隨機硬件和系統故障原因。此外，還可用運行于鎖步(lock-step)模式的雙核處理器架構來比較處理結果，從而避免為開發獨立的檢驗微處理器軟件耗費大量的時間。為了保護存儲器子系統免受外部事件引發的故障影響，應在主存儲器和本地存儲器以及總線流量上實施錯誤校正代碼(ECC)和奇偶位保護機制。為簡化開發工作，開發人員還應使用MCU中已實施FlexRayTM網絡協議的器件。這種由領先汽車制造商和供應商開發的確定性通信標準能為高級汽車系統提供全面確定的冗余通信。

　　例如，TI的TMS570 MCU是一款基于兩個相同的新一代ARM?誖R4 CortexTM內核之上的對稱型雙核MCU。每個Cortex-R4內核的性能均可達到300 MIPS，而且TMS570還集成了2 MB的片上閃存、FlexRayTM網絡、BIST、CAN及多種外設。雙核與正在申請專利的架構緊密耦合，可實現最高可靠性。

　　Cortex-R4的優勢

　　Cortex-R4的64位AMBA 3 AXI 存儲器接口能夠提供幾項可增強可靠性的重要性能優勢，其中包括發出多個待定地址，并支持亂序數據返回。

　　AMBA 3 AXI存儲接口另一個最顯著的優勢還在于，即便存儲器或外設速度較慢，也不會阻塞總線，進而影響存取速度。這種功能使得內核不必等待速度較慢的存取完成，從而可以執行更多存取。此外，64位寬總線還提高了可用帶寬，從而僅需四次存取就能完成高速緩存行填充，而不像ARM946E-S那樣需要八次。

　　與946E-S相比，Cortex-R4還大幅改進了中斷延遲，而且最壞情況中斷延遲和平均中斷延遲均得到了改善。例如，946E-S必須等待指令或中斷進程完成，而不能中途放棄。在最壞情況下，意味著即便使用零等待狀態存儲器，中斷延遲有可能長達118個周期。盡管上述情況不太可能頻繁發生，但實時系統必須做最壞的打算。

　　另一方面，如果在執行過程中收到中斷請求，Cortex-R4 處理器將放棄正常存儲器的多負載指令。經過精心設計，TMS570 MCU可將最長中斷延遲控制在20個周期左右，能夠很少甚至可完全不受AMBA AXI存儲器和外設存取時間的影響。

　　此外，Cortex-R4處理器還可提供非屏蔽中斷選項，從而避免軟件禁用快速中斷請求(FIQ)，這對于安全關鍵型應用尤其重要。

　　對汽車制造商及OEM廠商而言，隨著車輛變得日益復雜，集成的功能越來越多，安全標準化也日趨重要。集成Cortex R4內核的創新型設計，如TMS570器件，可實現IEC 61508標準所要求的故障檢測與響應時間。

　　將基于微處理器的系統可靠性納入SIL3認證范疇，標志著汽車OEM廠商與汽車制造商在全面實施車輛線控驅動功能的進程中向前邁進了一大步。

　　TMS570 MCU是經SIL3認證并符合制動要求的32位微處理器系列。TMS570 MCU的技術發展策略涵蓋電子穩定性控制、底盤控制及轉向系統等。