?

　　傳真通信規(guī)程是將要掃描的電平信號值進行A/D轉(zhuǎn)換，再經(jīng)過圖像二值化處理，表示成連續(xù)交替黑白點的數(shù)據(jù)序列(I/O序列)，再對該數(shù)據(jù)序列進行編碼后，調(diào)制發(fā)送;接收端對收到的編碼數(shù)據(jù)信號解調(diào)后進行譯碼，最后由熱敏頭打印輸出。

　　在傳真通信中，對傳真圖像數(shù)據(jù)進行編碼和譯碼是傳真通信的關(guān)鍵技術(shù)。改進的Huffman碼(MHC)是ITU—T.4向各國推薦的一維標準碼，主要應(yīng)用于三類傳真機上。MHC碼是一種常用的變長碼，其信源的消息與碼字之間的關(guān)系是一對一的，是信息保持型的壓縮方法。雙網(wǎng)傳真系統(tǒng)完成與Internet和PSTN網(wǎng)絡(luò)的傳真通信，采用嵌入式系統(tǒng)的設(shè)計思路劃分軟硬件。其中，傳真協(xié)議采用軟件實現(xiàn)，傳真編譯碼和外圍設(shè)備控制器采用硬件實現(xiàn)，以降低設(shè)計復(fù)雜度，提高傳真效率。

　　1 傳真機硬件系統(tǒng)模型

　　硬件電路模塊應(yīng)包括：CIS掃描電路模塊(A/D轉(zhuǎn)換)、編碼電路模塊(圖像二值化處理)、譯碼電路模塊、打印電路模塊、步進電機驅(qū)動電路模塊及時鐘電路模塊。并以NiosⅡ軟核處理器、CIS掃描器件、步進電機、TPH打印器件為硬件平臺，通過FPGA實現(xiàn)硬件電路模塊。上層軟件通過讀寫寄存器來控制外圍設(shè)備和編譯碼電路，完成編碼數(shù)據(jù)的讀取和譯碼數(shù)據(jù)的寫入。圖1給出了硬件系統(tǒng)功能模塊劃分邏輯圖。

?

　　其中，時鐘電路用來產(chǎn)生掃描、打印及步進電機所需的時序信號;由時鐘電路產(chǎn)生的CIS時鐘周期為2.6μs，打印時鐘周期為4.96μs，步進電機時鐘周期為10 ms。數(shù)據(jù)地址讀寫總線接口與NiosⅡ處理器直接交互各種控制命令及讀寫數(shù)據(jù)，產(chǎn)生外圍設(shè)備的工作使能信號，通過地址選通信號，完成各個模塊與NiosⅡ處理器之間數(shù)據(jù)的交互。

　　2 外圍設(shè)備控制單元

　　外圍設(shè)備的控制主要是通過對CIS掃描器件、TPH打印器件和步進電機發(fā)出相應(yīng)的控制時序信號完成掃描、打印和步進電機的驅(qū)動等功能。該部分采用硬件實現(xiàn)可以產(chǎn)生超過定時中斷周期的更小周期的時序信號和時序要求精確的驅(qū)動信號，同時可以通過配置控制寄存器，對掃描和打印的功能進行選擇，上層軟件通過狀態(tài)寄存器來判斷電路的工作狀態(tài)。表1和表2給出了寄存器的詳細描述。

?