設計采用的CIS器件具有最高1.7 MHz的掃描時鐘，且有效掃描寬度為216 mm(A4紙的寬度)，每行有1728個掃描點。FPGA片內的數字邏輯產生驅動信號CIS_si和CIS_clk，并將模擬信號接入A/D轉換器的模擬輸入端口，由FPGA片內數字邏輯實時對A/D轉換器的輸出進行采集。圖2給出了CIS接口時序。其中，CIS_si為行啟動信號，每行有1728個掃描點，每隔10ms啟動一次CIS_si。由于掃描最快能達到1.8ms/line，而打印最快只能達到10 ms/line，所以掃描完成后且預留出步進電機工作的時間，這樣就能滿足該系統的要求。CIS_clk為2.6μs的掃描時鐘，占空比為0.254。ADC_clk為AD采樣時鐘，周期與CIS_clk相同，占空比為0.046。

?

　　A/D轉換的原理是通過CIS掃描器件把原稿的光信號轉化為電信號，將CIS掃描器件獲得的模擬電信號通過A/D轉換器件轉化為8 b的數字信號在ADC_clk的下降沿送入掃描數據緩沖區。

　　2.2 步進電機控制

　　在傳真機硬件系統中，步進電機的主要作用是根據當前工作狀態，驅動掃描或打印夾紙的滾軸。步進電機的時鐘周期為10 ms，滿足系統要求。掃描時步進電機反轉，打印時正轉。通過控制寄存器，可以實現標準和精細兩種掃描模式。

　　2.3 打印器件

　　設計所用的熱敏打印器件系統采用SHECHA216-UH，其接口時序如圖3所示(data表示數據在鎖存信號有效后輸出)。其中，heater_clk為打印頭時鐘，1 MHz，50 %占空比;heater_latch_n為打印頭鎖存信號，低電平有效，每隔10ms鎖存一次;heater_trobe[3：0]為打印頭加熱段選信號，在10 ms內，這四個信號依次低有效一次。

?

　　3 編碼電路單元設計

　　對一個二值傳真信源來說，一副傳真圖像是由掃描線上的像素組成的，而每一掃描線又總是由一些連續的黑像素和白像素組成，連續發生的黑像素為連‘1’，白像素為連‘0’，也稱之為黑游程和白游程。連‘1’的個數稱為黑游程長度，連‘0’的個數稱為自游程長度。黑白游程總是交替出現的。游程長度就等于一條掃描線上的像素總數，A4幅面一般為1 728。本項目使用的圖像二值化方法是固定閾值法，即將A/D轉化后的8 b數據和閾值做比較，得到‘0’或‘1’(白點或黑點)。當總線地址為01H時，讀取32位編碼寄存器。

　　無失真的信源編碼方式中，使用最多的是變長碼，其中最優的編碼是Huffman碼，改進的Huffman碼(MHC)是三類傳真機信源編碼的標準。MHC所做的主要改進是將碼字分為終止碼和形成碼，能夠用較短的編碼來表示較長的連續黑點或自點。0～63的游程長度用終止碼表示，64整數倍的游程長度由形成碼表示，任意游程長度大于63的碼字表示為“形成碼+終止碼”。例如，當白游程長度為131 b(128+3)時，編碼表示為‘100101000’，即，白游程長度128 b的形成碼‘10010’加上白游程長度為3 b的終止碼‘1000’。行同步碼EOL的格式為‘0000000000 01’。WRLC為白游程長度編碼，BRLC為黑游程長度編碼。每一行的第一個游程長度編碼為白碼字，黑白游程長度碼字連續交替。收到連續的六個EOL后表示該頁結束。根據T.4的表述，一頁編碼后的傳真數據格式如表3所示。

?

　　在構建碼表時，構建四個不同的碼表單元，即黑、白游程形成碼碼元單元和黑、白游程終止碼碼元單元。同時需要存儲黑白游程編碼碼元的長度信息。終止碼碼表的地址是按游程長度編寫的，即0～63，而形成碼的碼表地址共有27個。這樣存儲可以通過黑白計數值直接找到地址，碼表所存儲的信息為17位，表4給出了MHC碼表的輸出說明。

?

　　例如，編碼得到的碼元信息是‘0111’，這是白游程2所代表的碼元，則碼元的有效長度為‘0100’(4位)，碼元信息為‘011100000000 0’(13位)。在碼元黑白屬性發生改變時，如果當前游程的計數長度小于64，則取計數長度的低6位為地址，查找對應碼表(終止碼表)中的17位數據;如果游程長度大于或等于64，則取計數長度的高5位為地址，查找對應碼表(形成碼表)中的17位數據。NiosⅡ處理器進行數據交換，采用32位寄存器接口。每次查找完MHC碼表后，采用二級編碼電路對一級編碼電路得到的信息再進行一次編碼，將17位編碼數據轉換成32位編碼數據。圖4給出了編碼狀態轉移圖。

?