動(dòng)態(tài)
-
發(fā)布了文章 2022-11-16 23:54
技術(shù)資訊 I 3D-IC 中 硅通孔TSV 的設(shè)計(jì)與制造
本文要點(diǎn)：3D集成電路需要一種方法來連接封裝中垂直堆疊的多個(gè)裸片由此，與制造工藝相匹配的硅通孔（Through-SiliconVias，TSV）設(shè)計(jì)應(yīng)運(yùn)而生硅通孔設(shè)計(jì)有助于實(shí)現(xiàn)更先進(jìn)的封裝能力，可以在封裝的不同部分混用不同的通孔設(shè)計(jì)3D集成電路或2.5D封裝方法，以及新的處理器和ASIC，都依賴于以某種方式來連接封裝上相互堆疊的裸片。硅通孔是一種主要的互連技1.5k瀏覽量 -
發(fā)布了文章 2022-11-16 23:51
GD32 ARM 設(shè)計(jì)硬件全流程 I 第九期：布局的操作技巧、優(yōu)化方法及三維模型的檢查設(shè)計(jì)
本系列課程采用了GD32E230芯片為核心的硬件設(shè)計(jì)基礎(chǔ)，以CadenceAllegroSPB17.4版本為設(shè)計(jì)工具，涵蓋了從原理圖的設(shè)計(jì)構(gòu)思開始，到錯(cuò)誤檢查、網(wǎng)絡(luò)表生產(chǎn)、封裝庫制作；同步進(jìn)入PCB、3D模型制作、布局、規(guī)則、布線、文件輸出等全流程經(jīng)典操作。點(diǎn)擊圖片或在微信后臺(tái)回復(fù)關(guān)鍵詞“GD32”，了解完整課程詳情！1第九期：布局的操作技巧、優(yōu)化方法及三維701瀏覽量 -
發(fā)布了文章 2022-11-16 23:50
技術(shù)資訊 | IPC器件間距設(shè)置指南
點(diǎn)擊上方“藍(lán)字”，輕松關(guān)注我們本文要點(diǎn)IPC器件間距指南旨在確保器件和電路的間距足夠大，以盡量減少物理重疊和電氣干擾。鉆孔的間距很重要，因?yàn)殂@孔的功能會(huì)受到器件間距以及PCB本身所用材料的影響。IPC器件間距指南會(huì)影響電路設(shè)計(jì)，因?yàn)槠渲幸?guī)定了許多關(guān)于導(dǎo)體的具體要求。IPC是一個(gè)國(guó)際電子組織，定義了制造PCB的標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)非常詳盡，有數(shù)千頁之多，其中制定的最1.9k瀏覽量 -
發(fā)布了文章 2022-11-16 23:47
GD32 ARM 設(shè)計(jì)硬件全流程 I 第十期：PCB 規(guī)則設(shè)置、模塊布線、內(nèi)電層處理及絲印設(shè)置技巧
本系列課程采用了GD32E230芯片為核心的硬件設(shè)計(jì)基礎(chǔ)，以CadenceAllegroSPB17.4版本為設(shè)計(jì)工具，涵蓋了從原理圖的設(shè)計(jì)構(gòu)思開始，到錯(cuò)誤檢查、網(wǎng)絡(luò)表生產(chǎn)、封裝庫制作；同步進(jìn)入PCB、3D模型制作、布局、規(guī)則、布線、文件輸出等全流程經(jīng)典操作。點(diǎn)擊圖片或在微信后臺(tái)回復(fù)關(guān)鍵詞“GD32”，獲取完整課程章節(jié)列表與錄播匯總頁面鏈接！1第十期：規(guī)則設(shè)置 -
發(fā)布了文章 2022-11-16 23:45
2022 SPB 17.4 版本更新 I SystemPI 允許自定義搭建鏈路進(jìn)行系統(tǒng)級(jí)電壓降仿真分析
Allegro和Sigrity軟件最新發(fā)布了一系列的產(chǎn)品更新（SPB17.4QIR4release）。我們將通過實(shí)例講解、視頻演示讓您深入了解AllegroPCBEditor、AllegroSystemCapture、AllegroPackageDesignerPlus（本期內(nèi)容）、SigrityAurora、SigritySystemSI、SigrityS1.2k瀏覽量 -
發(fā)布了文章 2022-11-16 23:42
2022 SPB 17.4 版本更新 I Sigrity SystemPI 允許自定義搭建鏈路進(jìn)行系統(tǒng)級(jí)PDN和電源紋波分析
Allegro和Sigrity軟件最新發(fā)布了一系列的產(chǎn)品更新（SPB17.4QIR4release）。我們將通過實(shí)例講解、視頻演示讓您深入了解AllegroPCBEditor、AllegroSystemCapture、AllegroPackageDesignerPlus（本期內(nèi)容）、SigrityAurora、SigritySystemSI、SigrityS3.2k瀏覽量 -
發(fā)布了文章 2022-11-16 23:40
-
發(fā)布了文章 2022-11-16 23:37
技術(shù)資訊 | ANSI 與 IEC 標(biāo)準(zhǔn)的比較
當(dāng)質(zhì)量和安全至關(guān)重要時(shí)，必須遵循正確的PCB標(biāo)準(zhǔn)。然而，對(duì)于試圖開拓全球市場(chǎng)的公司來說，彌合不同標(biāo)準(zhǔn)之間的差距往往是一個(gè)挑戰(zhàn)。如果想進(jìn)軍美國(guó)市場(chǎng)，那么則必須考慮ANSI和IEC標(biāo)準(zhǔn)。1?ANSI標(biāo)準(zhǔn)簡(jiǎn)介ANSI（AmericanNationalStandardInstitute，美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)）是美國(guó)自愿標(biāo)準(zhǔn)化系統(tǒng)的管理者兼協(xié)調(diào)者。ANSI不是一個(gè)政府機(jī)構(gòu) -
發(fā)布了文章 2022-11-16 23:32
技術(shù)資訊 I PCB 高速電路板 Layout 設(shè)計(jì)指南
本文要點(diǎn)為高速PCBlayout做好準(zhǔn)備高速設(shè)計(jì)中的器件擺放和PDN開發(fā)實(shí)用PCB高速布線建議為了滿足當(dāng)今電子產(chǎn)品的需求，數(shù)字電路的速度變得越來越快。高速設(shè)計(jì)曾經(jīng)是一個(gè)冷門的電子產(chǎn)品領(lǐng)域，但如今，大多數(shù)產(chǎn)品至少會(huì)有一部分需要“高速設(shè)計(jì)”。這些設(shè)計(jì)要求PCB設(shè)計(jì)師按照高速規(guī)則和要求布置電路板；而對(duì)部分設(shè)計(jì)師來說，這是一個(gè)全新的領(lǐng)域。為此，本文總結(jié)了一些最常見的 -
發(fā)布了文章 2022-10-16 02:48
技術(shù)資訊 | 如何減少電容性耦合
本文要點(diǎn)了解電容性耦合的基本原理。了解電容性耦合的利與弊。了解關(guān)于減少電容性耦合的技巧。如果教室里有兩個(gè)愛說話的小朋友怎么辦？當(dāng)然是讓他們的座位離得盡量遠(yuǎn)一些，這樣才能保證課堂秩序和教學(xué)效率。這一原則同樣適用于PCB中的嘈雜走線，本文將探討電容性耦合的基礎(chǔ)知識(shí)，并學(xué)習(xí)如何有效地減少電容性耦合以避免串?dāng)_。什么是電容性耦合如果熟悉電容器的工作原理，那么電容性耦合2.1k瀏覽量