動態(tài)

• 發(fā)布了文章 2023-11-11 08:13

  IIC Shenzhen 2023 I Cadence 應對 AI 機遇與挑戰(zhàn)，智能重塑芯片設計流程

  

  直播回放AllegroX23.1集成XAI技術，自動完成元件放置、電源網(wǎng)絡分配和布線11月2日-3日，2023國際集成電路展覽會暨研討會（IICShenzhen）在深圳成功舉行。會上，集成電路產(chǎn)業(yè)大咖聚集，共同洞見集成電路產(chǎn)業(yè)趨勢的風向標。在中國2023全球CEO峰會上，Cadence副總裁兼亞太區(qū)技術運營總經(jīng)理陳敏發(fā)表了題為《泛AI加速——新時代的EDA進

  AI IIC 芯片設計

  691瀏覽量

• 發(fā)布了文章 2023-11-11 08:12

  如何計算地平面上方走線的電感？

  

  PCB走線的電感決定了接收的串擾強度。PCB互連設計的一大挑戰(zhàn)是保持系統(tǒng)阻抗，同時減少串擾，因此需要降低走線的電感。設計人員需要使用數(shù)值工具和合適的分析公式來計算PCB走線的電感。1電路模型的作用一流的PCB設計和分析工具無需根據(jù)電路模型來檢查阻抗、噪聲和其他效應。不過

  pcb PCB 電感 電路模型

  2.1k瀏覽量

• 發(fā)布了文章 2023-11-11 08:12

  PCB設計中的可變衰減器電路

  

  關鍵要點可變衰減器電路通過允許信號被削弱或衰減一定的量來控制信號的強度或幅度。從消費電子到先進的科學和工業(yè)應用，可變衰減器是精確控制信號強度的寶貴工具。可變衰減器電路的PCB設計考慮因素包括信號完整性、降噪、適當接地和散熱管理。射頻衰減器電路可變衰減器電路用于控制允許通過的信號減弱或衰減一定量來控制信號的強度或幅度。使用戶能夠根據(jù)自己的要求精細調(diào)整信號的強度

  PCB設計 電路 衰減器

  1.1k瀏覽量

• 發(fā)布了文章 2023-11-04 08:13

  Cadence推出新一代 AI 驅(qū)動的 OrCAD X 平臺，助力PCB設計提速 5 倍

  

  內(nèi)容提要生成式AI自動化，將布局布線時間由幾天縮短到幾分鐘集成CadenceOnCloud，支持數(shù)據(jù)管理和合作，與易于使用的新版layout界面一起配合，有效提升設計人員的生產(chǎn)力與供應鏈數(shù)據(jù)集成，內(nèi)置分析和仿真工具，有助于加快產(chǎn)品上市中國上海，2023年9月14日——楷登電子（美國Cadence公司，NASDAQ：CDNS）近日宣布推出新的CadenceOr

  AI驅(qū)動 PCB設計 系統(tǒng)設計

  1.7k瀏覽量

• 發(fā)布了文章 2023-11-04 08:13

  芯片邁向系統(tǒng)化時代：EDA 軟件的創(chuàng)新之路

  

  在數(shù)字化時代的浪潮中，5G、人工智能和智能汽車等尖端技術正在以前所未有的速度改變我們的生活和工作環(huán)境。顯然，在這股科技浪潮中，芯片已不再是單一的硬件組件，而是一個融合了多項技術與創(chuàng)新的復雜系統(tǒng)。在此背景下，電子設計自動化（EDA）也在經(jīng)歷重要的轉(zhuǎn)型。近日，Cadence全球副總裁兼多物理場仿真事業(yè)部總經(jīng)理顧鑫先生接受了AspenCore亞太區(qū)總經(jīng)理、總分析師

  EDA軟件 電子設計 芯片

  905瀏覽量

• 發(fā)布了文章 2023-11-04 08:13

  生成式 AI （1/4）：一場產(chǎn)品開發(fā)和用戶體驗的雙重變革

  

  近來，生成式AI備受矚目、應用廣泛，發(fā)展速度和影響力有目共睹。芯片和系統(tǒng)開發(fā)領域自然也不例外；在半導體行業(yè)，搭載生成式AI的EDA工具已經(jīng)展露崢嶸，提供許多前所未有的優(yōu)化功能，助力芯片和系統(tǒng)設計團隊顯著改善功率、性能和面積(PPA)、提高工程生產(chǎn)力、加速設計收斂進程。小組討論在今年于美國硅谷舉辦的CadenceLIV

  AI eda 芯片

  374瀏覽量

• 發(fā)布了文章 2023-10-28 08:13

  DDR5 時代來臨，新挑戰(zhàn)不可忽視

  

  正式發(fā)布2023年10月13日Cadence15年間最具影響力的版本更新之一AllegroX/OrCADX23.1在人工智能（AI）、機器學習（ML）和數(shù)據(jù)挖掘的狂潮中，我們對數(shù)據(jù)處理的渴求呈現(xiàn)出前所未有的指數(shù)級增長。面對這種前景，內(nèi)存帶寬成了數(shù)字時代的關鍵“動脈”。其中，以雙倍數(shù)據(jù)傳輸速率和更高的帶寬而聞名的DDR（DoubleDataRate）技術作為動

  AI DDR5 人工智能 內(nèi)存

  879瀏覽量

• 發(fā)布了文章 2023-10-28 08:13

  諧波失真的五大類型

  

  正式發(fā)布2023年10月13日Cadence15年間最具影響力的版本更新之一AllegroX/OrCADX23.1本文要點：“諧波失真”通常表示在時域中觀察到的波形失真。諧波失真可從功率譜或時域波形中觀察到，有多種表現(xiàn)形式。不同形式的非線性會產(chǎn)生不同類型的諧波失真。任何模擬信號只要存在一定程度的非線性，都會產(chǎn)生諧波失真。模擬信號失真時，信號在時域中的外觀會發(fā)

  信號 元件 模擬信號 諧波失真

  5.1k瀏覽量

• 發(fā)布了文章 2023-10-28 08:13

  Allegro X 23.1 版本新功能概述

  

  正式發(fā)布2023年10月13日Cadence15年間最具影響力的版本更新之一AllegroX/OrCADX23.1感謝大家的支

  AI allegro pcb PCB

  1.3w瀏覽量

• 發(fā)布了文章 2023-10-21 08:13

  芯粒峰會：如何打通芯粒市場

  

  芯粒（chiplet）市場是整個芯粒領域最值得關注的話題之一。毫無疑問，技術問題會及時得到解決，例如芯粒裸片到裸片接口、創(chuàng)建良好的芯粒庫格式，或是改善已知良好裸片的測試。但芯粒商業(yè)模式將何去何從，依然迷霧重重。理想的模式是：準備好一個IntelCPU芯粒、一個NVIDIAGPU芯粒、一

  cpu 測試 芯片

  669瀏覽量