在FPGA設計中可以用LUT組建分布式的RAM
舉一個簡單的例子，如果要實現一個6*1的mux可以用一個6輸入的LUT或者是2個4輸入的LUT來實現....
ASIC/FPGA設計中的CDC問題分析
CDC(不同時鐘之間傳數據)問題是ASIC/FPGA設計中最頭疼的問題。CDC本身又分為同步時鐘域和....
一文詳細了解流水線設計
流水線設計就是將組合邏輯系統地分割，并在各個部分（分級）之間插入寄存器，并暫存中間數據的方法。目的是....
FPGA學習-基于FIFO的行緩存結構
在FPGA中對圖像的一行數據進行緩存時，可以采用FIFO這一結構，如上圖所示，新一行圖像數據流入到F....
在FPGA開發中盡量避免全局復位的使用？
在這些情況下，復位信號的變化與FGPA芯片內部信號相比看起來是及其緩慢的，例如，復位按鈕產生的復位信....
毛刺的產生原因：冒險和競爭
冒險按照產生方式分為靜態冒險 & 動態冒險兩大類。靜態冒險指輸入有變化，而輸出不應該變化時產生的窄脈....
卷積碼編碼及譯碼算法的基本原理
卷積碼是一種信道糾錯編碼，在通信中具有廣泛的應用。在發送端根據生成多項式進行卷積碼編碼，在接收端根據....
無流水的FIR濾波器設計
這里先用通俗易懂的語言描述一下流水線設計思想。假設小A要從成都到哈爾濱旅游，如果直接坐火車過去恐怕要....
FSK調制技術的MATLAB與FPGA設計
第三幅圖為連續相位FSK調制，也稱作CPFSK，可視作振蕩頻率隨基帶信號線性變化;第四幅圖為非連續相....
FPGA可重構技術——FPGA芯片
FPGA芯片本身就具有可以反復擦寫的特性，允許FPGA開發者編寫不同的代碼進行重復編程，而FPGA可....
一文詳解xilinx CLB基本邏輯單元
CLB是xilinx基本邏輯單元，每個CLB包含兩個slices，每個slices由4個(A,B,C....
FIR濾波器的MATLAB與FPGA設計
數字濾波器從實現結構上劃分，有FIR和IIR兩種。FIR的特點是：線性相位、消耗資源多；IIR的特點....
數字混頻原理及程序設計
混頻就是把兩個不同的頻率信號混合，得到第三個頻率。在模擬電路中經常見到的就是把接收機接收到的高頻信號....
DDS的工作原理及基于FPGA的實現方法
一個按一定速度沿x軸行進，同時半徑按一定頻率在圓周上滑動的圓，最后留下的痕跡就是一個正余弦波。
使用VIvado封裝自定IP并使用IP創建工程
在FPGA實際的開發中，官方提供的IP并不是適用于所有的情況，需要根據實際修改，或者是在自己設計的I....
如何使用FPGA驅動并行ADC和并行DAC芯片
ADC和DAC是FPGA與外部信號的接口，從數據接口類型的角度劃分，有低速的串行接口和高速的并行接口....
詳解Vivado時鐘的基礎知識
數字設計中，“時鐘”表示在寄存器間可靠地傳輸數據所需的參考時間。Vivado的時序引擎通過時鐘特征來....
串口通信校驗方式：奇偶校驗、累加和校驗
利用串口傳輸數據時，近距離傳輸還好，遠距離傳輸由于線路長度影響，可能會使信號在傳輸過程中出現不可預知....
FPGA中并行計算的流水線計算和交替計算
用過FPGA的人應該都知道，在FPGA中，邏輯是并行地運行的，各個狀態機同時都在工作，狀態機之間可能....
基于FPGA方案的寬帶跳頻技術
HANHGK遠距離的MESH跳頻自組網設備，基于FPGA方案的寬帶跳頻技術，采用COFDM、分集接收....
為什么FPGA成為數據中心尖端技術
我們知道，FPGA的頻率一般只有幾百MHz，而CPU的頻率卻高達數GHz。那么，有不少網友心中就有一....
該如何提高電路的工作頻率
對于設計者來說，當然希望我們設計的電路的工作頻率(在這里如無特別說明，工作頻率指FPGA片內的工作頻....
FPGA設計中時序分析的基本概念
時序分析時FPGA設計中永恒的話題，也是FPGA開發人員設計進階的必由之路。慢慢來，先介紹時序分析中....
如何在FPGA中正確處理浮點數運算
使用插值算法實現圖像縮放是數字圖像處理算法中經常遇到的問題。我們經常會將某種尺寸的圖像轉換為其他尺寸....
工商網監